| 1 |
1
로우(Row) 라인들과 컬럼(Column) 라인들이 교차 지점들을 형성하고, 교차 지점에서 컬럼 라인과 로우 라인 사이에 연결된 멤리스터 디바이스들을 갖고, 전압 또는 전류 펄스를 적용하여 고저항 상태(High Resistance State, HRS) 또는 저저항 상태(Low Resistance State, LRS)로 프로그래밍되어 이진 시냅스 연결(g0,0, g1,1,
|
| 2 |
2
제 1 항에 있어서, 입력 펄스(x0, x1, x2,
|
| 3 |
3
제 1 항에 있어서, 단일 멤리스터 컬럼을 사용하여 +1과 -1 값을 모두 계산하기 위해 gb를 이용하여 전류 Ib를 생성하고,컬럼에서 입력 펄스에 의해 적용된 gb 컬럼은 Ib 전류를 만큼 생성하는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 4 |
4
제 3 항에 있어서, 생성된 Ib는 각 컬럼에 복사되고, 동시에 모든 크로스바 컬럼들로부터 감산될 수 있도록 하는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 5 |
5
제 3 항에 있어서, Ib 감산 및 각 컬럼 전류가 전압으로 변환되는 활성화 함수 f를 결합하여 j번째 뉴런 yj를,으로 나타내는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 6 |
6
제 5 항에 있어서, gb가 (gLRS + gHRS)/2에 의해 주어지면, gi,j-gb의 시냅스 연결은 +(gLRS - gHRS)/2 또는 -(gLRS - gHRS)/2가 되고,여기서 gi,j는 gLRS 또는 gHRS이고,+(gLRS - gHRS)/2 와 -(gLRS - gHRS)/2의 두 값은 이진 시냅스로 해석되는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 7 |
7
제 1 항에 있어서, 전류 감산기는 연산 증폭기(OP0)를 포함하고,연산 증폭기(OP0)의 출력단과 각 칼럼 사이에 구성되어 모든 멤리스터 컬럼으로부터 Ib 전류를 감산하는 저항 역할을 하는 NMOSFET(M1)를 포함하고,NMOSFET(M1)의 게이트단에는 채널 저항을 제어하기위한 바이어스 전압(Vc)이 인가되는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 8 |
8
제 1 항에 있어서, 전류-전압 변환기는,정류형 선형 장치(Rectified Linear Unit; ReLU) 또는 시그모이드(Sigmoid)의 활성화 함수 회로를 갖고,각각의 컬럼의 출력 전류(I0,I1,
|
| 9 |
9
제 8 항에 있어서, ReLU 회로는 히든 뉴런에 사용되고 시그모이드(Sigmoid)회로는 출력 뉴런에 사용되는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 10 |
10
제 8 항에 있어서, 정류형 선형 장치(Rectified Linear Unit; ReLU) 또는 시그모이드(Sigmoid)의 활성화 함수 회로는,Ij 전류를 -Ij*R1 전압으로 변환하는 제 1 연산증폭기(OP1)와,반전 버퍼로 사용되어 -Ij*R1을 +Ij*R1로 반전시키는 제 2 연산증폭기(OP2)와,리미터 역할을 하여 출력 yj 전압이 VDD보다 높거나 GND보다 낮으면 출력 전압은 각각 VDD 또는 GND로 제한하는 제 2 연산증폭기(OP3)를 포함하는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
| 11 |
11
제 10 항에 있어서, 시그모이드(Sigmoid) 활성화 함수 회로는,반전 단자(-)에 저항(R2)을 통하여 Vbias가 인가되어 시그모이드의 전달 곡선은 ReLU의 전달 곡선을 -Vbias/R2 만큼 이동시켜 얻게되는 것을 특징으로 하는 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 CMOS 활성화 함수 회로
|
