| 1 |
1
제1 도전형을 갖는 활성 영역;상기 활성 영역을 사이에 두고 이격되어 배치되고, 상기 제1 도전형과 반대인 제2 도전형을 갖는 소스 영역 및 드레인 영역;상기 활성 영역 상에 배치된 장기 저장부;상기 장기 저장부 상에 배치된 게이트 구조물; 및각각은 상기 소스 영역 및 상기 드레인 영역을 상기 장기 저장부와 연결하는 제1 및 제2 단기 저장부들을 포함하고,상기 제1 또는 상기 제2 단기 저장부는 트랩 사이트들에 전하를 저장하고,상기 트랩 사이트들이 포화되었을 때, 상기 제1 또는 제2 단기 저장부는 상기 장기 저장부에 전하를 제공하는 MOSFET 시냅스 소자
|
| 2 |
2
제1항에 있어서,상기 장기 저장부 및 상기 게이트 구조물은 상기 활성 영역의 일부 영역들을 노출하고,상기 제1 및 제2 단기 저장부들은 각각 상기 노출된 활성 영역의 일부 영역들 상에 배치되는 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 3 |
3
제1항에 있어서,상기 제1 및 제2 단기 저장부들은 다수의 트랩 사이트를 갖는 물질인 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 4 |
4
제3항에 있어서,상기 제1 및 제2 단기 저장부들은 비정질 실리콘 질화물, Si rich 실리콘 질화물 또는 고유전율 금속 산화물인 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 5 |
5
제4항에 있어서,상기 제1 및 제2 단기 저장부는 퀀텀닷, 금속 나노입자 또는 이들의 혼합물을 더 포함하는 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 6 |
6
제1항에 있어서,상기 장기 저장부는 하부 절연막 및 전하 저장층을 포함하고,상기 하부 절연막은 상기 활성 영역으로부터 상기 전하 저장층으로 전하의 이동을 차단하는 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 7 |
7
제6항에 있어서,상기 전하 저장층은 전도성 물질을 포함하는 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 8 |
8
제6항에 있어서,상기 전하 저장층은 다수의 트랩 사이트를 갖는 유전체를 포함하고, 상기 유전체의 전도대 최소 에너지 준위는 상기 제1 및 제2 단기 저장부들을 구성하는 물질의 전도대 최소 에너지 준위보다 낮고, 상기 유전체의 가전자대 최고 에너지 준위는 상기 제1 및 제2 단기 저장부들을 구성하는 물질의 가전자대 최고 에너지 준위보다 높은 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 9 |
9
제6항에 있어서,상기 하부 절연막은 고유전율 절연 물질을 포함하거나, 서로 다른 유전율을 갖는 절연 물질들이 적층된 구조를 갖는 것을 특징으로 하는 MOSFET 시냅스 소자
|
| 10 |
10
소스 영역, 드레인 영역, 활성 영역, 상기 활성 영역 상에 배치된 장기 저장부, 상기 장기 저장부 상에 형성된 게이트 구조물 및 각각은 상기 소스 및 상기 드레인을 상기 장기 저장부와 연결하는 제1 및 제2 단기 저장부들을 포함하는 MOSFET 시냅스 소자의 동작방법에 있어서,상기 게이트 구조물에 제1 전압을 인가하고, 상기 드레인 영역에 제2 전압을 인가하여 상기 제1 또는 제2 단기 저장부의 트랩 사이트들에 전하를 저장하는 단기 정보 저장 단계; 및상기 게이트 구조물에 제3 전압을 인가하고, 상기 드레인 영역에 제4 전압을 인가하여 상기 제1 또는 제2 단기 저장부의 트랩 사이트들을 포화 시키고, 상기 장기 저장부에 전하를 제공하는 장기 정보 저장 단계를 포함하는 MOSFET 시냅스 소자의 동작 방법
|
| 11 |
11
제10항에 있어서,상기 활성 영역이 p형 도전형을 가질 때,상기 제1 전압 및 제3 전압은 음의 값을, 상기 제2 전압 및 제4 전압은 양의 값을 가지고,상기 활성 영역이 n형 도전형을 가질 때,상기 제1 전압 및 제3 전압은 양의 값을, 상기 제2 전압 및 제4 전압은 음의 값을 가지는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
|
| 12 |
12
제10항에 있어서,상기 활성 영역이 p형 도전형을 가질 때,상기 제1 전압, 제2 전압, 제3 전압 및 제4 전압은 양의 값을 가지고,상기 활성 영역이 n형 도전형을 가질 때,상기 제1 전압, 제2 전압, 제3 전압 및 제4 전압은 음의 값을 가지는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
|
| 13 |
13
제10항에 있어서,상기 제3 전압 및 상기 제4 전압은 상기 제1 또는 제2 단기 저장부의 트랩 사이트들을 전하로 포화시키기 위한 인가 지속 시간 또는 크기를 갖는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
|
| 14 |
14
제10항에 있어서,상기 제3 전압 및 상기 제4 전압은 제2 단기 저장부에 저장된 전하가 소멸되는 시간 간격보다 짧은 시간 간격으로 펄스 전압을 반복적으로 인가하는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
|
