맞춤기술찾기

이전대상기술

MOSFET 시냅스 소자와 그의 동작방법

  • 기술번호 : KST2019019579
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 MOSFET 시냅스 소자 및 그의 동작 방법에 관한 것으로, 본 발명의 일 실시예에 따른 MOSFET 시냅스 소자는 제1 도전형을 갖는 활성 영역, 상기 활성 영역을 사이에 두고 이격되어 배치되고, 상기 제1 도전형과 반대인 제2 도전형을 갖는 소스 영역 및 드레인 영역, 상기 활성 영역 상에 배치된 장기 저장부, 상기 장기 저장부 상에 배치된 게이트 구조물 및 각각은 상기 소스 영역 및 상기 드레인 영역을 상기 장기 저장부와 연결하고, 상기 소스 영역 또는 상기 드레인 영역으로부터 전하를 제공받아 트랩 사이트가 포화되었을 때, 상기 장기 저장부에 전하를 제공하는 제1 및 제2 단기 저장부들을 포함한다.
Int. CL H01L 29/792 (2006.01.01)
CPC H01L 29/792(2013.01) H01L 29/792(2013.01) H01L 29/792(2013.01)
출원번호/일자 1020180039725 (2018.04.05)
출원인 서강대학교산학협력단
등록번호/일자
공개번호/일자 10-2019-0116741 (2019.10.15) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.04.05)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최우영 서울특별시 마포구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 정부연 대한민국 서울특별시 서초구 반포대로**길 ** ***동 ***,***호(서초동, 한빛위너스)(현신특허사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 서울특별시 마포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.04.05 수리 (Accepted) 1-1-2018-0339824-80
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.01.22 수리 (Accepted) 4-1-2019-5014626-89
3 의견제출통지서
Notification of reason for refusal
2019.05.16 발송처리완료 (Completion of Transmission) 9-5-2019-0350095-97
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.06.27 수리 (Accepted) 1-1-2019-0659505-82
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.06.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0659499-95
6 등록결정서
Decision to grant
2019.11.28 발송처리완료 (Completion of Transmission) 9-5-2019-0861774-21
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 도전형을 갖는 활성 영역;상기 활성 영역을 사이에 두고 이격되어 배치되고, 상기 제1 도전형과 반대인 제2 도전형을 갖는 소스 영역 및 드레인 영역;상기 활성 영역 상에 배치된 장기 저장부;상기 장기 저장부 상에 배치된 게이트 구조물; 및각각은 상기 소스 영역 및 상기 드레인 영역을 상기 장기 저장부와 연결하는 제1 및 제2 단기 저장부들을 포함하고,상기 제1 또는 상기 제2 단기 저장부는 트랩 사이트들에 전하를 저장하고,상기 트랩 사이트들이 포화되었을 때, 상기 제1 또는 제2 단기 저장부는 상기 장기 저장부에 전하를 제공하는 MOSFET 시냅스 소자
2 2
제1항에 있어서,상기 장기 저장부 및 상기 게이트 구조물은 상기 활성 영역의 일부 영역들을 노출하고,상기 제1 및 제2 단기 저장부들은 각각 상기 노출된 활성 영역의 일부 영역들 상에 배치되는 것을 특징으로 하는 MOSFET 시냅스 소자
3 3
제1항에 있어서,상기 제1 및 제2 단기 저장부들은 다수의 트랩 사이트를 갖는 물질인 것을 특징으로 하는 MOSFET 시냅스 소자
4 4
제3항에 있어서,상기 제1 및 제2 단기 저장부들은 비정질 실리콘 질화물, Si rich 실리콘 질화물 또는 고유전율 금속 산화물인 것을 특징으로 하는 MOSFET 시냅스 소자
5 5
제4항에 있어서,상기 제1 및 제2 단기 저장부는 퀀텀닷, 금속 나노입자 또는 이들의 혼합물을 더 포함하는 것을 특징으로 하는 MOSFET 시냅스 소자
6 6
제1항에 있어서,상기 장기 저장부는 하부 절연막 및 전하 저장층을 포함하고,상기 하부 절연막은 상기 활성 영역으로부터 상기 전하 저장층으로 전하의 이동을 차단하는 것을 특징으로 하는 MOSFET 시냅스 소자
7 7
제6항에 있어서,상기 전하 저장층은 전도성 물질을 포함하는 것을 특징으로 하는 MOSFET 시냅스 소자
8 8
제6항에 있어서,상기 전하 저장층은 다수의 트랩 사이트를 갖는 유전체를 포함하고, 상기 유전체의 전도대 최소 에너지 준위는 상기 제1 및 제2 단기 저장부들을 구성하는 물질의 전도대 최소 에너지 준위보다 낮고, 상기 유전체의 가전자대 최고 에너지 준위는 상기 제1 및 제2 단기 저장부들을 구성하는 물질의 가전자대 최고 에너지 준위보다 높은 것을 특징으로 하는 MOSFET 시냅스 소자
9 9
제6항에 있어서,상기 하부 절연막은 고유전율 절연 물질을 포함하거나, 서로 다른 유전율을 갖는 절연 물질들이 적층된 구조를 갖는 것을 특징으로 하는 MOSFET 시냅스 소자
10 10
소스 영역, 드레인 영역, 활성 영역, 상기 활성 영역 상에 배치된 장기 저장부, 상기 장기 저장부 상에 형성된 게이트 구조물 및 각각은 상기 소스 및 상기 드레인을 상기 장기 저장부와 연결하는 제1 및 제2 단기 저장부들을 포함하는 MOSFET 시냅스 소자의 동작방법에 있어서,상기 게이트 구조물에 제1 전압을 인가하고, 상기 드레인 영역에 제2 전압을 인가하여 상기 제1 또는 제2 단기 저장부의 트랩 사이트들에 전하를 저장하는 단기 정보 저장 단계; 및상기 게이트 구조물에 제3 전압을 인가하고, 상기 드레인 영역에 제4 전압을 인가하여 상기 제1 또는 제2 단기 저장부의 트랩 사이트들을 포화 시키고, 상기 장기 저장부에 전하를 제공하는 장기 정보 저장 단계를 포함하는 MOSFET 시냅스 소자의 동작 방법
11 11
제10항에 있어서,상기 활성 영역이 p형 도전형을 가질 때,상기 제1 전압 및 제3 전압은 음의 값을, 상기 제2 전압 및 제4 전압은 양의 값을 가지고,상기 활성 영역이 n형 도전형을 가질 때,상기 제1 전압 및 제3 전압은 양의 값을, 상기 제2 전압 및 제4 전압은 음의 값을 가지는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
12 12
제10항에 있어서,상기 활성 영역이 p형 도전형을 가질 때,상기 제1 전압, 제2 전압, 제3 전압 및 제4 전압은 양의 값을 가지고,상기 활성 영역이 n형 도전형을 가질 때,상기 제1 전압, 제2 전압, 제3 전압 및 제4 전압은 음의 값을 가지는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
13 13
제10항에 있어서,상기 제3 전압 및 상기 제4 전압은 상기 제1 또는 제2 단기 저장부의 트랩 사이트들을 전하로 포화시키기 위한 인가 지속 시간 또는 크기를 갖는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
14 14
제10항에 있어서,상기 제3 전압 및 상기 제4 전압은 제2 단기 저장부에 저장된 전하가 소멸되는 시간 간격보다 짧은 시간 간격으로 펄스 전압을 반복적으로 인가하는 것을 특징으로 하는 MOSFET 시냅스 소자의 동작 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 아주대학교산학협력단 산업기술혁신사업(RCMS) 초저전력 로직응용을 위한 SiGe 다중 적층 채널 GAA TFET 개발
2 산업통상자원부 서강대학교산학협력단 산업기술혁신사업(RCMS) 0.7 V 이하 저전압 구동을 위한 Post-CMOS 미래 반도체소자 원천기술 개발