| 1 |
1
적어도 하나 이상의 IP(Intellecture Property) 코어들 간에 패킷의 플릿(flit)을 전달하는 네트워크 인터페이스(Network Interface, NI)를 지원하는 네트워크 온 칩(Network-on-Chip, NoC)에서의 플릿 전송 방법에 있어서, (a) 상기 IP 코어간 홉 카운트(Hop count) 정보에 따른 레이턴시보다 높은 레이턴시를 갖는 제1 데이터에 대응하는 플릿을 압축 인코딩하는 단계; (b) 낮은 레이턴시를 갖는 데이터들을 데이터의 중요도보다 높은 중요성을 갖는 제2 데이터와 낮은 중요성을 갖는 제3 데이터로 분리하고, 상기 제2 데이터와 제3 데이터에 대응하는 플릿을 압축 인코딩하는 단계; (c) 상기 압축 인코딩된 플릿 각각에 대해 미리 설정된 방식에 따라 에러 정정 코드(Error Correction Code)를 적용하여 패리티 비트를 추가하는 단계 및(d) 상기 제1 데이터, 제2 데이터 또는 제3 데이터를 수신하고, 상기 수신한 데이터에 대한 에러 정정 후 데이터를 압축 디코딩하는 단계를 포함하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 2 |
2
제 1 항에 있어서,상기 (a) 단계는 상기 IP 코어간 최단거리 홉 카운트를 계산하고, 상기 최단거리 홉 카운트가 임계값 이상인 경우에 높은 레이턴시를 갖는 제1 데이터로 판단하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 3 |
3
제 1 항에 있어서,상기 제1 데이터의 플릿의 전단에 상기 제2 데이터 및 제3 데이터와 구분하기 위한 제1 비트를 추가하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 4 |
4
제 1 항에 있어서,상기 (a) 단계는 (a-1) 상기 압축된 플릿에 추가 비트의 할당이 가능한 경우, 상기 제1 데이터의 오류 중요도를 판단하는 단계;(a-2) 상기 제1 데이터의 오류 중요도가 높은 경우, 상기 압축된 플릿에 제1 리버스 비트(Reverse bit)를 추가한 후 상기 제1 리버스 비트에 에러 정정 코드를 적용하는 단계 및 (a-3) 상기 제1 데이터의 오류 중요도가 낮은 경우, 상기 압축된 플릿에 제2 리버스 비트를 추가한 후 상기 제2 리버스 비트에 에러 정정 코드를 적용하는 단계를 더 포함하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 5 |
5
제 4 항에 있어서,상기 (a-1) 단계는 상기 제1 데이터의 총 비트 수와 상기 압축된 플릿의 비트 수의 차이값이 기 설정된 값 이상인 경우에 상기 압축된 플릿에 추가 비트 할당이 가능하다고 판단하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 6 |
6
제 4항에 있어서,상기 (a-2) 단계 또는 (a-3) 단계는 상기 제1 리버스 비트 또는 제2 리버스 비트의 패리티 비트를 추가하는 단계를 더 포함하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 7 |
7
제 4 항에 있어서,상기 (d) 단계는, 상기 데이터를 압축 디코딩한 후에 상기 디코딩된 데이터에서 상기 제1 리버스 비트가 존재하는 경우, 원본 데이터와 상기 디코딩된 데이터의 에러가 기 설정된 오류 임계값 이상이면 비트 리버스를 수행하고,상기 원본 데이터와 상기 디코딩된 데이터의 에러가 기 설정된 오류 임계값 미만이면 디코딩 과정을 종료하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 8 |
8
제 4 항에 있어서,상기 (d) 단계는, 상기 데이터를 압축 디코딩한 후에 상기 디코딩된 데이터에서 상기 제2 리버스 비트가 존재하는 경우에 디코딩 과정을 종료하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 9 |
9
제 1 항에 있어서,상기 (b) 단계는,(b-1) 상기 레이턴시가 기 설정된 임계값 미만인 데이터들을 트래픽 양, 구역 지정값, 사용자 지정값, 지연 시간을 포함한 적어도 하나 이상의 판단 기준을 이용하여 데이터 중요도를 판단하는 단계;(b-2) 상기 판단 결과가 데이터의 중요도가 높은 경우에 제2 데이터로 구분하고, 상기 제2 데이터의 플릿의 전단에 제2 비트를 추가한 후 상기 제2 비트를 제외한 나머지 플릿에 대한 압축 인코딩 및 1차 에러 정정 코드를 적용하며, 패리티 비트의 추가가 가능한 경우에 상기 제2 비트를 제3 비트로 변경한 후 2차 에러 정정 코드를 적용하는 단계 및 (b-3) 상기 판단 결과가 데이터의 중요도가 낮은 경우에 제3 데이터로 구분하고, 상기 제3 데이터의 플릿의 전단에 제2 비트를 추가한 후 상기 제2 비트를 제외한 나머지 플릿에 대한 압축 인코딩 및 에러 정정 코드의 할당을 수행하는 단계를 더 포함하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 10 |
10
제 9 항에 있어서,상기 (d) 단계는,상기 플릿의 전단에 제2 비트가 존재하는 경우, 상기 제2 데이터의 에러 정정 코드를 디코딩하여 에러 정정 후 데이터의 압축 디코딩을 수행하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 11 |
11
제 9 항에 있어서,상기 (d) 단계는, 상기 플릿의 전단에 제3 비트가 존재하는 경우, 상기 제3 데이터의 에러 정정 코드에 대한 1차 디코딩을 수행하고, 각 데이터의 에러 정정 코드에 대한 2차 디코딩을 수행한 후 데이터의 압축 디코딩을 수행하는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 12 |
12
제 4 항에 있어서,상기 플릿을 압축 인코딩할 경우, 상기 제1데이터는 한정된 대역폭(T)으로 인해 블록 길이(B)와 리버스 비트 길이(RL)를 이용한 인코딩 길이의 제약 조건이 수반되는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 13 |
13
제 12 항에 있어서,상기 제1 데이터의 인코딩 길이의 제약 조건은 T-B-(2RL)≥0 인 네트워크 온 칩에서의 플릿 전송 방법
|
| 14 |
14
제 1항에 있어서,상기 (b) 단계는, 상기 플릿을 압축 인코딩할 경우, 상기 제2 데이터는 한정된 대역폭(T)으로 인해 블록 길이(B)와 전체 패러티 비트 길이(EB)를 이용한 인코딩 길이의 제약 조건이 수반되고, 상기 3 데이터는 한정된 대역폭(T)으로 인해 블록 길이(B)를 이용한 인코딩 길이의 제약 조건이 수반되는 것인 네트워크 온 칩에서의 플릿 전송 방법
|
| 15 |
15
제 14 항에 있어서,상기 제2 데이터의 인코딩 길이의 제약 조건은 T-B-EB≥0이고, 상기 제3 데이터의 인코딩 길이의 제약 조건은 T-B≥0인 네트워크 온 칩에서의 플릿 전송 방법
|
| 16 |
16
적어도 하나 이상의 IP(Intellecture Property) 코어들 간에 패킷의 플릿(flit)을 전달하는 네트워크 인터페이스(Network Interface, NI)를 지원하는 네트워크 온 칩(Network-on-Chip, NoC)에서의 플릿 전송 장치에 있어서,상기 IP 코어와 네트워크 인터페이스 사이에 설치되어 상기 IP 코어간 홉 카운트(Hop count) 정보에 따른 레이턴시(Latency)보다 높은 레이턴시를 갖는 제1 데이터에 대응하는 플릿을 압축 인코딩하거나, 낮은 레이턴시를 갖는 데이터들을 데이터 중요도에 기초하여 제2 데이터와 제3 데이터로 분리한 후 상기 제2 데이터와 제3 데이터에 대응하는 플릿을 압축 인코딩하는 플릿 압축 모듈을 포함하고, 상기 IP 코어와 네트워크 인터페이스 사이, 상기 네트워크 인터페이스와 라우터 사이에 각각 설치되어 상기 압축 인코딩된 플릿 각각에 대해 미리 설정된 방식에 따라 에러 정정 코드(error correction code)를 적용하여 패리티 비트를 추가하는 에러 정정 모듈을 포함하는 것인 네트워크 온 칩에서의 플릿 전송 장치
|
| 17 |
17
제 16 항에 있어서,상기 플릿 압축 모듈과 네트워크 인터페이스 사이에 상기 제1 데이터가 압축 인코딩된 후에 리버스 비트를 추가하는 비트 리버싱 모듈을 더 포함하는 것인 네트워크 온 칩에서의 플릿 전송 장치
|
