| 1 |
1
복수의 메모리 셀들을 포함하는 3차원 낸드 플래시 메모리 소자로서, 각 메모리 셀은, 기판 상에 수직 신장되고, 금속 산화물을 포함하는 반도체 채널층; 상기 반도체 채널층의 적어도 일부를 둘러싸는 제어 게이트; 및상기 반도체 채널층과 상기 제어 게이트 사이의 정보 저장막을 포함하며, 상기 반도체 채널층의 상기 금속 산화물은 상기 반도체 채널층의 신장 방향을 따라 형성된 국지적 산소 공공층을 포함하고, 상기 국지적 산소 공공층은 상기 반도체 채널층의 상기 금속 산화물의 일부 영역 내에 배치되어 상기 국지적 산소 공공층과 상기 정보 저장막은 분리된 3차원 낸드 플래시 메모리 소자
|
| 2 |
2
제 1 항에 있어서상기 국지적 산소 공공층은 상기 정보 저장막과 계면을 형성하는 상기 반도체 채널층의 상부 표면, 상기 정보 저장막과 대향하는 상기 반도체 채널층의 하부 표면 및 상기 반도체 채널층의 상기 상부 표면과 상기 하부 표면 사이의 소정 깊이 중 적어도 어느 하나의 위치에 배치되는 3차원 낸드 플래시 메모리 소자
|
| 3 |
3
제 1 항에 있어서상기 금속 산화물을 구성하는 금속 원소는 아연, 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 바나듐, 몰리브데늄, 마그네슘, 코발트, 철, 구리, 알루미늄, 망간 또는 이들의 조합을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 4 |
4
제 1 항에 있어서상기 금속 산화물은 다결정 구조, 비정질 구조, 나노 결정립이 분산된 구조 또는 이들의 조합을 갖는 3차원 낸드 플래시 메모리 소자
|
| 5 |
5
제 1 항에 있어서, 상기 정보 저장막은, 상기 반도체 채널층 상의 전하 차단막; 상기 전하 차단막 상의 데이터 저장막 및 상기 데이터 저장막 상의 블로킹 절연막을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 6 |
6
제 5 항에 있어서,상기 데이터 저장막은 유전체 매트릭스 및 상기 유전체 매트릭스 내에 분산된 실리콘 나노 결정을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 7 |
7
제 6 항에 있어서,상기 유전체 매트릭스는 SiO2, SiON, Si3N4, SRN(Si rich nitride), HfO2, HfSiO, HfSiON, HfON, HfAlO, Al2O3 및 AlN으로 이루어지는 군에서 선택되는 적어도 하나의 물질을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 8 |
8
제 5 항에 있어서,상기 전하 차단막은 SiO2, Si3N4, SiON, HfO2, HfSiO, Al2O3 및 ZrO2로 이루어지는 군에서 선택되는 어느 하나, 또는 이들의 조합을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 9 |
9
제 5 항에 있어서,상기 블로킹 절연막은 Al2O3, SiO2, HfO2, ZrO2, Ta2O5, LaO, LaAlO, LaHfO 및 HfAlO로 이루어지는 군에서 선택되는 어느 하나, 또는 이들의 조합을 포함하는 3차원 낸드 플래시 메모리 소자
|
| 10 |
10
제 1 항에 있어서, 상기 반도체 채널층은 실린더 형상을 가지며, 상기 반도체 채널층의 내부에 코어 절연체가 삽입되어 반도체 기둥을 형성하는 3차원 낸드 플래시 메모리 소자
|
| 11 |
11
제 1 항에 있어서, 상기 반도체 채널층은 직선형 또는 파이프형 BICs(pipe-shaped Bit Cost Scalable) 구조 또는 이의 조합 구조를 갖는 3차원 낸드 플래시 메모리 소자
|
| 12 |
12
기판을 제공하는 단계;상기 기판 상에 절연막과 희생막을 교번하여 반복 적층하는 단계;상기 기판에 평행한 제 1 방향과 상기 제 1 방향과 다른 제 2 방향으로 이격되고, 상기 반복 적층된 절연막과 희생막을 연속적으로 수직방향으로 관통하는 제 1 홀들을 형성하는 단계; 상기 반복 적층된 절연막과 상기 희생막을 관통하는 상기 제 1 홀들의 내부 측벽 상에 금속 산화물을 포함하는 반도체 채널층들을 형성하는 단계; 상기 제 1 방향과 다른 상기 기판에 평행한 제 2 방향으로 정렬된 상기 반도체 채널층들 사이를 분리하도록, 상기 반복 적층된 절연막과 희생막을 패터닝하여 상기 제 1 방향과 상기 수직 방향으로 확장된 트렌치 영역을 형성하여, 상기 반도체 채널층들이 관통하는 절연막 패턴과 희생막 패턴의 적층 구조를 형성하는 단계; 상기 트렌치 영역을 통해 노출된 상기 적층 구조의 상기 희생막 패턴을 제거하여 적층된 절연막 패턴들 사이로 상기 반도체 채널층들의 상부 표면이 노출되는 셀 공간들을 형성하는 단계; 상기 셀 공간들을 통하여 노출된 상기 반도체 채널층들의 상기 상부 표면 상에 정보 저장막을 형성하는 단계; 및상기 정보 저장막이 형성된 셀 공간들의 적어도 일부를 채우는 도전막을 형성하는 단계를 포함하며, 상기 반도체 채널층들을 형성하는 단계에서, 중간 금속 산화물층에 의해 정의되는 제 2 홀을 통해서, 또는 상기 셀 공간들을 통하여 노출된 상기 반도체 채널층들의 상기 상부 표면 상에 광 에너지를 전달하여 상기 반도체 채널층의 신장 방향을 따라 상기 반도체 채널층에 국지적 산소 공공층을 형성하는 단계를 더 포함하고, 상기 국지적 산소 공공층은 상기 반도체 채널층의 상기 금속 산화물의 일부 영역 내에 배치되어 상기 국지적 산소 공공층과 상기 정보 저장막은 별개로 형성되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 13 |
13
제 12 항에 있어서, 상기 광 에너지는 상기 반도체 채널층을 형성하는 동안 인시츄로 전달되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 14 |
14
제 12 항에 있어서, 상기 광 에너지는, 자외선 레이저, 적외선 레이저, 가시광 레이저, 엑스선 레이저 중 어느 하나의 광 조사를 통하여 전달되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 15 |
15
기판을 제공하는 단계; 상기 기판 상에 절연막과 도전막을 교번하여 반복 적층하는 단계; 상기 기판에 평행한 제 1 방향과 상기 제 1 방향과 다른 제 2 방향으로 이격되고, 상기 반복 적층된 절연막과 도전막을 연속적으로 수직방향으로 관통하는 제 1 홀들을 형성하는 단계; 상기 반복 적층된 절연막과 상기 도전막을 관통하는 홀들의 내부 측벽 상에 정보 저장막을 형성하는 단계; 상기 정보 저장막 상에 금속 산화물을 포함하는 반도체 채널층을 형성하는 단계; 및상기 제 1 홀들을 통하여 광 에너지를 전달하여 상기 반도체 채널층에 상기 반도체 채널층의 신장 방향을 따라 국지적 산소 공공층을 형성하는 단계를 포함하고, 상기 국지적 산소 공공층은 상기 반도체 채널층의 상기 금속 산화물의 일부 영역 내에 배치되어 상기 국지적 산소 공공층과 상기 정보 저장막은 별개로 형성되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 16 |
16
제 15 항에 있어서, 상기 반도체 채널층을 형성하기 위한 중간 금속 산화물층에 대하여 또는 상기 반도체 채널층에 대하여, 상기 광 에너지가 전달되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 17 |
17
제 15 항에 있어서, 상기 광 에너지는 상기 반도체 채널층을 형성하면서 인시츄로 전달되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
| 18 |
18
제 15 항에 있어서, 상기 광 에너지는, 자외선 레이저, 적외선 레이저, 가시광 레이저, 엑스선 레이저 중 어느 하나의 광 조사를 통하여 전달되는 3차원 낸드 플래시 메모리 소자의 제조 방법
|
