| 1 |
1
복수의 메모리 셀들이 행렬 형태로 배열된 메모리 셀 어레이를 포함하는 저항성 메모리 장치에 있어서,상기 복수의 메모리 셀들 각각은,일단이 비트라인에 연결되는 가변 저항 소자;행 워드라인에 의해 선택되고, 행 소스라인 및 상기 가변 저항 소자의 타단 사이에 연결되는 행 트랜지스터; 및열 워드라인에 의해 선택되고, 열 소스라인 및 상기 가변 저항 소자의 상기 타단 사이에 연결되는 열 트랜지스터를 포함하고,상기 행 트랜지스터가 선택됨에 따라 상기 메모리 셀 어레이의 행 방향으로 데이터를 독출하거나 기입하는 동작이 수행되고, 상기 열 트랜지스터가 선택됨에 따라 상기 메모리 셀 어레이의 열 방향으로 데이터를 독출하거나 기입하는 동작이 수행되는, 저항성 메모리 장치
|
| 2 |
2
제 1항에 있어서,상기 행 소스라인에 연결되는 행 센스 앰프를 더 포함하고,상기 행 방향으로 데이터를 독출하는 동작은,상기 행 트랜지스터가 상기 행 워드라인에 의해 선택됨에 따라, 상기 행 센스 앰프를 이용하여 상기 가변 저항 소자에 저장된 논리값을 판별하는 동작을 포함하는, 저항성 메모리 장치
|
| 3 |
3
제 1항에 있어서,상기 행 방향으로 데이터를 독출하는 동작은,상기 행 워드라인을 따라 배열되고, 상기 행 워드라인에 연결되는 제1 메모리 셀들의 적어도 일부에 대해 각각 수행되는, 저항성 메모리 장치
|
| 4 |
4
제 1항에 있어서,상기 열 소스라인에 연결되는 열 센스 앰프를 더 포함하고,상기 열 방향으로 데이터를 독출하는 동작은,상기 열 트랜지스터가 상기 열 워드라인에 의해 선택됨에 따라, 상기 열 센스 앰프를 이용하여 상기 가변 저항 소자에 저장된 논리값을 판별하는 동작을 포함하는, 저항성 메모리 장치
|
| 5 |
5
제 1항에 있어서,상기 열 방향으로 데이터를 독출하는 동작은,상기 열 워드라인을 따라 배열되고, 상기 열 워드라인에 연결되는 제2 메모리 셀들의 적어도 일부에 대해 각각 수행되는, 저항성 메모리 장치
|
| 6 |
6
제 1항에 있어서,상기 행 소스라인 및 상기 비트라인 사이에 연결되는 기입 드라이버를 더 포함하고,상기 행 방향으로 데이터를 기입하는 동작은,상기 기입 드라이버에 의해 상기 행 소스라인 및 상기 비트라인 각각에 인가되는 전압에 따라, 상기 가변 저항 소자에 저장된 논리값을 변경하거나 유지하는 동작을 포함하는, 저항성 메모리 장치
|
| 7 |
7
제 1항에 있어서,상기 열 방향으로 데이터를 기입하는 동작은,상기 열 소스라인 및 상기 비트라인 각각에 인가되는 전압에 따라, 상기 가변 저항 소자에 저장된 논리값을 변경하거나 유지하는 동작을 포함하는, 저항성 메모리 장치
|
| 8 |
8
제 1항에 있어서,상기 열 트랜지스터의 게이트는 상기 행 트랜지스터의 게이트보다 너비(width)가 더 크고,상기 가변 저항 소자의 양단 중 적어도 하나에 음전압이 인가되는, 저항성 메모리 장치
|
| 9 |
9
제 1항에 있어서,상기 저항성 메모리 장치는,FRAM(ferroelectric random access memory), MRAM(magnetoresistive random access memory), NFGM(nano-floating gate memory), PRAM(phase-change random access memory), RRAM(resistive random access memory), SRAM(static random access memory) 및 플래시 메모리 중 적어도 하나인, 저항성 메모리 장치
|
| 10 |
10
제 1항에 있어서,상기 가변 저항 소자는,하나의 비트에 대응되는 논리값을 하나 이상 저장하는, 저항성 메모리 장치
|
| 11 |
11
복수의 메모리 셀들이 행렬 형태로 배열된 메모리 셀 어레이를 포함하는 저항성 메모리 장치;상기 저항성 메모리 장치가 수행하는 동작을 제어하는 메모리 컨트롤러;상기 저항성 메모리 장치에 기입될 데이터를 입력하고, 상기 저항성 메모리 장치로부터 독출된 데이터를 출력하는 입출력부; 및상기 메모리 컨트롤러 및 상기 입출력부를 제어하는 프로세서를 포함하고,상기 복수의 메모리 셀들 각각은,일단이 비트라인에 연결되는 가변 저항 소자,행 워드라인에 의해 선택되고, 행 소스라인 및 상기 가변 저항 소자의 타단 사이에 연결되는 행 트랜지스터, 및열 워드라인에 의해 선택되고, 열 소스라인 및 상기 가변 저항 소자의 상기 타단 사이에 연결되는 열 트랜지스터를 포함하고,상기 행 트랜지스터가 선택됨에 따라 상기 메모리 셀 어레이의 행 방향으로 데이터를 독출하거나 기입하는 동작이 수행되고, 상기 열 트랜지스터가 선택됨에 따라 상기 메모리 셀 어레이의 열 방향으로 데이터를 독출하거나 기입하는 동작이 수행되는, 시스템
|
| 12 |
12
제 11항에 있어서, 상기 저항성 메모리 장치는,상기 행 소스라인에 연결되는 행 센스 앰프를 더 포함하고,상기 행 방향으로 데이터를 독출하는 동작은,상기 행 트랜지스터가 상기 행 워드라인에 의해 선택됨에 따라, 상기 행 센스 앰프를 이용하여 상기 가변 저항 소자에 저장된 논리값을 판별하는 동작을 포함하는, 시스템
|
| 13 |
13
제 11항에 있어서,상기 행 방향으로 데이터를 독출하는 동작은,상기 행 워드라인을 따라 배열되고, 상기 행 워드라인에 연결되는 제1 메모리 셀들의 적어도 일부에 대해 각각 수행되는, 시스템
|
| 14 |
14
제 11항에 있어서,상기 저항성 메모리 장치는,상기 열 소스라인에 연결되는 열 센스 앰프를 더 포함하고,상기 열 방향으로 데이터를 독출하는 동작은,상기 열 트랜지스터가 상기 열 워드라인에 의해 선택됨에 따라, 상기 열 센스 앰프를 이용하여 상기 가변 저항 소자에 저장된 논리값을 판별하는 동작을 포함하는, 시스템
|
| 15 |
15
제 11항에 있어서,상기 열 방향으로 데이터를 독출하는 동작은,상기 열 워드라인을 따라 배열되고, 상기 열 워드라인에 연결되는 제2 메모리 셀들의 적어도 일부에 대해 각각 수행되는, 시스템
|
| 16 |
16
제 11항에 있어서,상기 저항성 메모리 장치는,상기 행 소스라인 및 상기 비트라인 사이에 연결되는 기입 드라이버를 더 포함하고,상기 행 방향으로 데이터를 기입하는 동작은,상기 기입 드라이버에 의해 상기 행 소스라인 및 상기 비트라인 각각에 인가되는 전압에 따라, 상기 가변 저항 소자에 저장된 논리값을 변경하거나 유지하는 동작을 포함하는, 시스템
|
| 17 |
17
제 11항에 있어서,상기 열 방향으로 데이터를 기입하는 동작은,상기 열 소스라인 및 상기 비트라인 각각에 인가되는 전압에 따라, 상기 가변 저항 소자에 저장된 논리값을 변경하거나 유지하는 동작을 포함하는, 시스템
|
| 18 |
18
제 11항에 있어서,상기 열 트랜지스터의 게이트는 상기 행 트랜지스터의 게이트보다 너비(width)가 더 크고,상기 가변 저항 소자의 양단 중 적어도 하나에 음전압이 인가되는, 시스템
|
| 19 |
19
제 11항에 있어서,상기 저항성 메모리 장치는,FRAM, MRAM, NFGM, PRAM, RRAM, SRAM 및 플래시 메모리 중 적어도 하나인, 시스템
|
| 20 |
20
제 11항에 있어서,상기 가변 저항 소자는,하나의 비트에 대응되는 논리값을 하나 이상 저장하는, 시스템
|
