| 1 |
1
기판, 상기 기판의 상부에 형성된 n-형 반도체층, 상기 n-형 반도체층 상부에 서로 이격되어 형성된 p-전극부 및 n-전극부를 포함하고,상기 p-전극부는 상기 n-형 반도체층 상부에 활성층, p-형 반도체층 및 p-전극이 순차적으로 적층되어 있고,상기 n-전극부는 상기 n-형 반도체층 상부에 활성층, p-형 반도체층 및 n- 전극이 순차적으로 적층되어 있으며,상기 p-전극은 산화인듐주석(indium tin oxide, ITO)층을 포함하고,상기 n-전극은 내부에 팔라듐(Pd)을 함유하는 마이크로도트(microdot)가 매립된 니켈(Ni)층을 포함하며,전기가 인가되면 상기 n-전극과 n-형 반도체층 사이에는 항복 전도 채널(breakdown conducting channel)이 형성되는 것을 특징으로 하는 발광소자
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 마이크로도트는 8 ~ 12㎛의 지름, 8 ~ 12nm의 두께를 가지고, 니켈층 전체 면적의 6 ~ 10%로 매립되는 것을 특징으로 하는 발광소자
|
| 4 |
4
제1항에 있어서,상기 p-전극부와 n-전극부의 이격거리는 20 ~ 300㎛인 것을 특징으로 하는 발광소자
|
| 5 |
5
제1항에 있어서,상기 기판의 일면 또는 양면에는 산화알루미늄(Al2O3)층, 탄화규소(SiC)층, 질화갈륨(GaN)층, 인듐갈륨질소(InGaN)층, 알루미늄갈륨질소(AlGaN)층, 질화알루미늄(AlN)층, 산화갈륨(Ga2O3)층 및 규소(Si)층 중 1종 이상이 형성되어 있는 것을 특징으로 하는 발광소자
|
| 6 |
6
기판, n-형 반도체층, 활성층 및 p-형 반도체층을 순차적으로 적층하여 발광소자 웨이퍼(wafer)를 제조하는 제1단계;상기 활성층 및 p-형 반도체층의 일부영역을 에칭(etching)하여 서로 이격된 p-전극부 및 n-전극부를 형성하는 제2단계;상기 p-전극부의 p-형 반도체층 상부에 p-전극을 형성시키는 제3단계; 및상기 n-전극부의 p-형 반도체층 상부에 n-전극을 형성시키는 제4단계; 를 포함하고,상기 p-전극은 산화인듐주석(indium tin oxide, ITO)층을 포함하고,상기 n-전극은 내부에 팔라듐(Pd)을 함유하는 마이크로도트(microdot)가 매립된 니켈(Ni)층을 포함하며,전기가 인가되면 상기 n-전극과 n-형 반도체층 사이에는 항복 전도 채널(breakdown conducting channel)이 형성되는 것을 특징으로 하는 발광소자의 제조방법
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서,상기 제4단계는상기 n-전극부의 p-형 반도체층 상부에 팔라듐을 마이크로도트 형태로 형성시키는 제4-1단계; 및상기 p-형 반도체층 상부에 마이크로도트가 내부에 매립되도록 니켈층을 형성시켜 n-전극을 형성시키는 제4-2단계; 를 포함하는 것을 특징으로 하는 발광소자의 제조방법
|
| 9 |
9
제6항에 있어서,상기 마이크로도트는 8 ~ 12㎛의 지름, 8 ~ 12nm의 두께로 형성하고, 니켈층 전체 면적의 6 ~ 10%로 매립되는 것을 특징으로 하는 발광소자의 제조방법
|
| 10 |
10
제6항에 있어서,상기 p-전극부와 n-전극부의 이격거리는 20 ~ 300㎛인 것을 특징으로 하는 발광소자의 제조방법
|
