1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
LDPC 복호화 장치에서 LDPC로 부호화된 데이터를 복호화하는 방법에 있어서, 제1 획득부에서, LDPC의 부호화에 이용된 메트릭스의 소정의 행과 연결된 제 1 열에 대응하는 제 1 신호 및 상기 소정의 행과 연결된 제 2 열에 대응하는 제 2 신호를 획득하는 단계; 제2 획득부에서, 상기 제 1 신호 및 상기 제 2 신호를 비교하여, 상기 소정의 행에 대응하는 제 3 신호를 획득하는 단계; 및상기 제1 획득부에서, 상기 제 3 신호에 기초하여, 상기 소정의 행과 연결된 제 3열에 대응하는 신호인 제 4 신호를 갱신하는 단계를 포함하고, 상기 제 3 신호를 획득하는 단계는, 상기 제2 획득부에서, 상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N번째 비트를 비교하여 상기 제 1 신호 및 상기 제 2 신호 중 최솟 값의 N 번째 비트를 결정하는 단계; 및정정부에서, 상기 제 1 신호의 N-1번째 비트와 상기 제 2 신호의 N-1번째 비트를 비교한 결과에 기초하여, 상기 최솟 값의 N번째 비트의 오류를 정정하는 단계를 포함하는 것을 특징으로 하는 LDPC 복호화 방법
|
6 |
6
제 5항에 있어서, 상기 최솟 값의 N번째 비트를 결정하는 단계는, 상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N 번째 비트에 대하여 AND 연산을 수행하는 제 1 연산 단계를 포함하는 것을 특징으로 하는 LDPC 복호화 방법
|
7 |
7
제 6항에 있어서, 상기 오류를 정정하는 단계는, 상기 제 1 신호의 N-1번째 비트와 상기 제 1 신호의 N번째 비트, 상기 제 1 신호의 N-1번째 비트와 상기 제 2 신호의 N-1번째 비트 및 상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N번째 비트에 대하여 각각 XOR 연산을 수행하는 제 2 연산 단계; 상기 제 2 연산 단계의 결과들에 대하여 AND 연산을 수행하는 제 3 연산 단계; 및 상기 제 1 연산 단계의 결과와 상기 제 3 연산 단계의 결과에 대하여 XOR 연산을 수행하는 제 4 연산 단계를 포함하는 것을 특징으로 하는 LDPC 복호화 방법
|
8 |
8
제 7항에 있어서, 상기 LDPC 복호화 방법은, 상기 N-1 번째 비트가 최 상위 비트인 경우, 상기 제 1 신호의 N-1번째 비트와 상기 제 2 신호의 N-1 번째 비트에 대하여 AND 연산을 수행하는 제 5 연산 단계; 및상기 제 5 연산 단계의 결과를 상기 최솟 값의 최 상위 비트로 결정하고, 상기 제 4 연산 단계의 결과를 상기 최솟 값의 차 상위 비트로 결정하는 단계를 더 포함하는 것을 특징으로 하는 LDPC 복호화 방법
|
9 |
9
제 6항에 있어서, 상기 제 1 신호는, 상기 제 1 열에 대응하는 비트 노드 메시지이며, 상기 제 2 신호는, 상기 제 2 열에 대응하는 비트 노드 메시지이고, 상기 제 3 신호는, 상기 소정의 행에 대응하는 체크 노드 메시지인 것을 특징으로 하는 LDPC 복호화 방법
|
10 |
10
LDPC로 부호화된 데이터를 복호화하는 장치에 있어서, LDPC의 부호화에 이용된 메트릭스의 소정의 행과 연결된 제 1 열에 대응하는 제 1 신호 및 상기 소정의 행과 연결된 제 2 열에 대응하는 제 2 신호를 획득하는 제 1 획득부; 및상기 제 1 신호 및 상기 제 2 신호를 비교하여, 상기 소정의 행에 대응하는 제 3 신호를 획득하는 제 2 획득부를 포함하고, 상기 제 1 획득부는, 상기 제 3 신호에 기초하여 상기 소정의 행과 연결된 제 3열에 대응하는 신호인 제 4 신호를 갱신하고, 상기 제 2 획득부는, 상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N번째 비트를 비교하여 최솟 값의 N 번째 비트를 결정하는 결정부; 및상기 제 1 신호의 N-1번째 비트와 상기 제 2 신호의 N-1번째 비트를 비교한 결과에 기초하여, 상기 최솟 값의 N번째 비트의 오류를 정정하는 정정부를 포함하는 것을 특징으로 하는 LDPC 복호화 장치
|
11 |
11
제 10항에 있어서, 상기 결정부는,상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N번째 비트가 입력되는 제 1 AND 게이트를 포함하고, 상기 정정부는, 상기 제 1 신호의 N-1번째 비트와 상기 제 2 신호의 N-1번째 비트가 입력되는 제 1 XOR 게이트, 상기 제 1 신호의 N번째 비트와 상기 제 2 신호의 N번째 비트가 입력되는 제 2 XOR 게이트, 및 상기 제 1 신호의 N-1번째 비트와 상기 제 1 신호의 N번째 비트가 입력되는 제 3 XOR게이트, 상기 제 1 XOR 게이트의 결과와 상기 제 2 XOR 게이트의 출력이 각각 입력되는 제 2 AND 게이트, 상기 제 2 AND 게이트의 결과와 상기 제 3 XOR 게이트의 결과가 각각 입력되는 제 3 AND 게이트 및 상기 제 1 AND 게이트의 결과와 상기 제 3 AND 게이트의 결과가 입력되는 제 4 XOR 게이트를 포함하는 것을 특징으로 하는 LDPC 복호화 장치
|