| 1 |
1
디스플레이 패널에 게이트 구동 신호를 제공하는 게이트 구동 회로에 있어서, 상기 게이트 구동 회로는:프리 차지 신호에 의해 턴 온 되고, 일단이 구동 전압에 연결되고, 타단이 제 1 입력 노드에 연결되어 상기 제1 입력 노드를 상기 구동 전압의 전위로 프리 차지하는 프리 차지 트랜지스터를 포함하는 프리 차지부;상기 프리 차지된 상기 제1 입력 노드를 제1 부트스트랩하는 부트스트랩부;상기 제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 부트스트랩된 상기 제 1 입력 노드를 클록 신호에 따라 제 2 부트스트랩 하여 상기 게이트 구동 신호를 출력 노드로 출력하는 출력부; 및상기 제1 입력 노드의 논리 상태와 상기 제2 입력 노드의 논리 상태를 상보적으로 구동하는 상보적 구동부(complementary driving unit); 를 포함하고,상기 부트스트랩부는, 부트스트랩 트랜지스터, 바이패스 트랜지스터 및 부트스트랩 커패시터 포함하고,상기 부트스트랩 트랜지스터는, 부트스트랩 신호에 의해 턴 온 되고, 일단이 상기 부트스트랩의 커패시터의 일단과 연결되고, 타단이 상기 구동 전압과 연결되어 상기 부트스트랩 커패시터에 상기 구동 전압을 제공하고,상기 부트스트랩 커패시터는, 일단이 상기 부트스트랩 트랜지스터의 드레인 전극과 연결되고, 타단이 상기 제 1 입력 노드와 연결되어 상기 제 1 입력 노드를 상기 제 1 부트스트랩하고, 및상기 바이패스 트랜지스터는, 상기 클록 신호에 의해 턴 온 되고, 일단이 상기 부트스트랩 커패시터의 일단과 연결되고, 타단이 상기 부트스트랩 커패시터의 타단과 연결되어, 상기 제 2 부트스트랩의 페이즈에서 상기 부트스트랩 커패시터가 바이패스되도록 하고,상기 상보적 구동부는, 제 1 트랜지스터 및 제 2 트랜지스터를 포함하고,상기 제 1 트랜지스터는 다이오드 결선된 트랜지스터로써, 상기 구동 전압에 의해 턴 온되고, 일단이 상기 구동 전압에 연결되고, 타단이 상기 제 2 트랜지스터의 일단에 연결되고,상기 제 2 트랜지스터는, 게이트 전극이 상기 제 1 입력 노드에 연결되고, 일단이 상기 제 1 트랜지스터의 타단에 연결되고, 타단이 기준 전위에 연결되고,상기 제 2 트랜지스터의 턴 온 저항(on resistance)이 상기 제 1 트랜지스터의 턴 온 저항보다 작은 것을 특징으로 하는, 게이트 구동 회로
|
| 2 |
2
제1항에 있어서,상기 게이트 구동 회로는 P 타입 유기물 TFT(P type Organic Thin Film Transistor)로 형성된 게이트 구동 회로
|
| 3 |
3
제1항에 있어서, 상기 게이트 구동 회로는, 리셋 신호에 의해 턴 온되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어, 상기 제1 입력 노드에 충전된 전하를 방전하여 상기 게이트 구동 회로를 리셋하는 리셋 트랜지스터를 더 포함하는, 게이트 구동 회로
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단에 상기 클록 신호가 제공되고, 타단이 상기 출력 노드에 연결되는 제 1 출력 트랜지스터, 및상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결되는 제 2 출력 트랜지스터를 포함하고,상기 제 2 부트 스트랩의 페이즈에서, 상기 클록 신호가 상기 제 1 출력 트랜지스터의 일단에 제공되고, 상기 제 1 출력 트랜지스터의 게이트-소스 전극 사이의 기생 커패시턴스에 의해 상기 제 1 입력 노드의 전압이 부트스트랩되는, 게이트 구동 회로
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제1항에 있어서, 상기 게이트 구동 회로는, 유기물 박막 트랜지스터로 구현되는, 게이트 구동 회로
|
| 10 |
10
컨텐츠를 표시하는 디스플레이 장치로, 상기 디스플레이 장치는:복수의 픽셀들을 포함하는 디스플레이 패널; 상기 픽셀들에 계조 신호를 제공하는 소스 드라이버;상기 픽셀들을 턴 온하는 게이트 구동 신호를 제공하는 게이트 드라이버를 포함하며, 상기 게이트 드라이버는:프리 차지 신호에 의해 턴 온 되고, 일단이 구동 전압에 연결되고, 타단이 제 1 입력 노드에 연결되어 상기 제1 입력 노드를 상기 구동 전압의 전위로 프리 차지하는 프리 차지 트랜지스터를 포함하는 프리 차지부; 상기 프리 차지된 상기 제1 입력 노드를 제1 부트스트랩하는 부트스트랩부;상기 제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 부트스트랩된 상기 제 1 입력 노드를 클록 신호에 따라 제 2 부트스트랩 하여 상기 게이트 구동 신호를 출력 노드로 출력하는 출력부; 및,상기 제1 입력 노드의 논리 상태와 상기 제2 입력 노드의 논리 상태를 상보적으로 구동하는 상보적 구동부(complementary driving unit); 를 포함하고,상기 부트스트랩부는, 부트스트랩 트랜지스터, 바이패스 트랜지스터 및 부트스트랩 커패시터를 포함하고,상기 부트스트랩 트랜지스터는, 부트스트랩 신호에 의해 턴 온 되고, 일단이 상기 부트스트랩의 커패시터의 일단과 연결되고, 타단이 상기 구동 전압과 연결되어 상기 부트스트랩 커패시터에 상기 구동 전압을 제공하고,상기 부트스트랩 커패시터는, 일단이 상기 부트스트랩 트랜지스터의 드레인 전극과 연결되고, 타단이 상기 제 1 입력 노드입력 노드어 상기 제 1 입력 노드를 상기 제 1 부트스트랩하고,상기 바이패스 트랜지스터는, 상기 클록 신호에 의해 턴 온 되고, 일단이 상기 부트스트랩 커패시터의 일단과 연결되고, 타단이 상기 부트스트랩 커패시터의 타단과 연결되어, 상기 제 2 부트스트랩의 페이즈에서 상기 부트스트랩 커패시터가 바이패스되도록 하고, 및상기 상보적 구동부는, 제 1 트랜지스터 및 제 2 트랜지스터를 포함하고,상기 제 1 트랜지스터는 다이오드 결선된 트랜지스터로써, 상기 구동 전압에 의해 턴 온되고, 일단이 상기 구동 전압에 연결되고, 타단이 상기 제 2 트랜지스터의 일단에 연결되고,상기 제 2 트랜지스터는, 게이트 전극이 상기 제 1 입력 노드에 연결되고, 일단이 상기 제 1 트랜지스터의 타단에 연결되고, 타단이 기준 전위에 연결되고,상기 제 2 트랜지스터의 턴 온 저항(on resistance)이 상기 제 1 트랜지스터의 턴 온 저항보다 작은 것을 특징으로 하는, 디스플레이 장치
|
| 11 |
11
제10항에 있어서, 상기 게이트 드라이버는, P 타입 유기물 TFT(P type Organic Thin Film Transistor)로 형성된, 디스플레이 장치
|
| 12 |
12
제10항에 있어서, 상기 게이트 드라이버는, 리셋 신호에 의해 턴 온되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어, 상기 제1 입력 노드에 충전된 전하를 방전하여 상기 게이트 드라이버를 리셋하는 리셋 트랜지스터를 더 포함하는, 디스플레이 장치
|
| 13 |
13
삭제
|
| 14 |
14
제10항에 있어서, 상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단이 상기 클록 신호에 연결되고, 타단이 상기 출력 노드에 연결된 제 1 출력 트랜지스터, 및상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결된 제 2 출력 트랜지스터를 포함하고,상기 제 2 부트 스트랩의 페이즈에서, 상기 클록 신호가 상기 제 1 출력 트랜지스터의 일단에 제공되고, 상기 제 1 출력 트랜지스터의 게이트-소스 전극 사이의 기생 커패시턴스에 의해 상기 제 1 입력 노드의 전압이 부트스트랩되는, 디스플레이 장치
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
제10항에 있어서, 상기 게이트 드라이버는, 유기물 박막 트랜지스터로 구현되는, 디스플레이 장치
|
