1 |
1
스타트 신호를 제공받아 출력 노드로 게이트 구동 신호를 제공하는 게이트 구동 회로에 있어서, 상기 게이트 구동 회로는:상기 스타트 신호를 상기 게이트 구동 회로로 제공하는 스타트 신호 전달부;제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 입력 노드로 입력된 상기 스타트 신호에 의해 프리 차지(pre-charge)된 상기 제 1 입력 노드의 전압을 클록 신호에 따라 부트스트랩(bootstrap)하여 상기 게이트 구동 신호를 상기 출력 노드로 출력하는 출력부;일단이 상기 클록 신호에 연결되고, 타단이 상기 제 2 입력 노드에 연결되고, 상기 클록 신호의 리플 제거 신호를 형성하고, 상기 리플 제거 신호를 상기 제 2 입력 노드로 제공하는 커패시터; 및상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 기준 전위에 연결되고, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어 상기 제 1 입력 노드에 형성된 상기 클록 신호의 제 1 리플을 상기 기준 전위로 흘리는(flush) 플러시 트랜지스터를 포함하고, 상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단에 상기 클록 신호가 제공되고, 타단이 상기 출력 노드에 연결되는 제 1 출력 트랜지스터; 및 상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결되는 제 2 출력 트랜지스터를 포함하고,상기 제 2 출력 트랜지스터는, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어, 상기 출력 노드에 형성된 상기 클록 신호의 제 2 리플을 상기 기준 전위로 흘리고,상기 스타트 신호 전달부는, 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하는 제 1 전달부; 및 상기 스타트 신호를 입력받아 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지(charge)되도록 하는 제 2 전달부를 포함하고,상기 제 2 전달부는, 제 1 트랜지스터; 및 상기 제 1 트랜지스터에 상기 스타트 신호를 제공하고 상기 스타트 신호에 의해 프리 차지된 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는 연결부를 포함하고,상기 제 1 트랜지스터는, 게이트 전극이 상기 연결부에 연결되고, 일단이 상기 제 2 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 연결부로부터 상기 스타트 신호에 의해 턴 온 되어 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지 하고, 상기 제 1 전달부 및 상기 연결부는 각각 다이오드 및 다이오드 결선된 트랜지스터 중 어느 하나에 해당하는 것을 특징으로 하는, 게이트 구동 회로
|
2 |
2
삭제
|
3 |
3
제1항에 있어서, 상기 제 1 전달부가 다이오드 결선된 제 2 트랜지스터에 해당하는 경우, 상기 제 2 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 일단에 상기 스타트 신호가 제공되고, 타단에 상기 제 1 입력 노드가 연결되어 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하고, 상기 프리 차지의 페이즈(phase) 동안 상기 제 1 입력 노드의 전극의 전위를 유지하는, 게이트 구동 회로
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 연결부가 다이오드 결선된 제 3 트랜지스터에 해당하는 경우, 상기 제 3 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 상기 제 3 트랜지스터의 드레인 전극이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 상기 제 3 트랜지스터의 소스 전극이 상기 제 3 트랜지스터의 게이트 전극에 연결되어, 상기 프리 차지의 페이즈 동안 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는, 게이트 구동회로
|
6 |
6
삭제
|
7 |
7
제1항에 있어서, 상기 게이트 구동 회로는, 리셋 신호를 제공받아 상기 게이트 구동 회로를 리셋하는 리셋부를 포함하고, 상기 리셋부는:상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되고, 상기 제 1 입력 노드에 충전된 전하를 상기 기준 전위로 방전하는 제 1 리셋 트랜지스터; 및,상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 제 1 트랜지스터를 턴 오프하는 제 2 리셋 트랜지스터를 포함하는, 게이트 구동회로
|
8 |
8
삭제
|
9 |
9
제1항에 있어서, 상기 게이트 구동 회로는, 산화물 박막 트랜지스터(Oxide TFT)로 구현된 게이트 구동 회로
|
10 |
10
컨텐츠를 표시하는 디스플레이 장치로, 상기 디스플레이 장치는:복수의 픽셀들을 포함하는 디스플레이 패널; 상기 픽셀들에 계조 신호를 제공하는 소스 드라이버; 및스타트 신호를 제공받아 출력 노드로 상기 픽셀들을 턴 온 하는 게이트 구동 신호를 제공하는 게이트 드라이버를 포함하며, 상기 게이트 드라이버는:상기 스타트 신호를 상기 게이트 드라이버로 제공하는 스타트 신호 전달부;제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 입력 노드로 입력된 상기 스타트 신호에 의해 프리 차지(pre-charge)된 상기 제 1 입력 노드의 전압을 클록 신호에 따라 부트스트랩(bootstrap)하여 상기 게이트 구동 신호를 상기 출력 노드로 출력하는 출력부;일단이 상기 클록 신호에 연결되고, 타단이 상기 제 2 입력 노드에 연결되고, 상기 클록 신호의 리플 제거 신호를 형성하고, 상기 리플 제거 신호를 상기 제 2 입력 노드로 제공하는 커패시터; 및상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 기준 전위에 연결되고, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어 상기 제 1 입력 노드에 형성된 상기 클록 신호의 제 1 리플을 상기 기준 전위로 흘리는(flush) 플러시 트랜지스터를 포함하고,상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단에 상기 클록 신호가 제공되고, 타단이 상기 출력 노드에 연결되는 제 1 출력 트랜지스터; 및 상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결되는 제 2 출력 트랜지스터를 포함하고,상기 제 2 출력 트랜지스터는, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어, 상기 출력 노드에 형성된 상기 클록 신호의 제 2 리플을 상기 기준 전위로 흘리고,상기 스타트 신호 전달부는, 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지(pre-charge) 하는 제 1 전달부; 및 상기 스타트 신호를 입력받아 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지(charge)되도록 하는 제 2 전달부를 포함하고,상기 제 2 전달부는, 제 1 트랜지스터; 및 상기 제 1 트랜지스터에 상기 스타트 신호를 제공하고 상기 스타트 신호에 의해 프리 차지된 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는 연결부를 포함하고,상기 제 1 트랜지스터는, 게이트 전극이 상기 연결부에 연결되고, 일단이 상기 제 2 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 연결부로부터 상기 스타트 신호에 의해 턴 온 되어 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지 하고,상기 제 1 전달부 및 상기 연결부는 각각 다이오드 및 다이오드 결선된 트랜지스터 중 어느 하나에 해당하는 것을 특징으로 하는, 디스플레이 장치
|
11 |
11
삭제
|
12 |
12
제10항에 있어서, 상기 제 1 전달부가 다이오드 결선된 제 2 트랜지스터에 해당하는 경우, 상기 제 2 트랜지스터는,상기 스타트 신호에 의해 턴 온 되고, 일단에 상기 스타트 신호가 제공되고, 타단에 상기 제 1 입력 노드가 연결되어 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하고, 상기 프리 차지의 페이즈(phase) 동안 상기 제 1 입력 노드의 전극의 전위를 유지하는, 디스플레이 장치
|
13 |
13
삭제
|
14 |
14
제10항에 있어서, 상기 연결부가 다이오드 결선된 제 3 트랜지스터에 해당하는 경우, 상기 제 3 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 상기 제 3 트랜지스터의 드레인 전극이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 상기 제 3 트랜지스터의 소스 전극이 상기 제 3 트랜지스터의 게이트 전극에 연결되어, 상기 프리 차지의 페이즈 동안 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는, 디스플레이 장치
|
15 |
15
삭제
|
16 |
16
제10항에 있어서, 상기 게이트 드라이버는, 리셋 신호를 제공받아 상기 게이트 드라이버를 리셋하는 리셋부를 포함하고, 상기 리셋부는:상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되고, 상기 제 1 입력 노드에 충전된 전하를 상기 기준 전위로 방전하는 제 1 리셋 트랜지스터; 및상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 제 1 트랜지스터를 턴 오프하는 제 2 리셋 트랜지스터를 포함하는 디스플레이 장치
|
17 |
17
삭제
|
18 |
18
제10항에 있어서, 상기 게이트 드라이버는, 산화물 박막 트랜지스터(Oxide TFT)로 구현된 디스플레이 장치
|