| 1 |
1
채널을 통해 수신된 입력 수신 신호를 게인 및 오프셋 캘리브레이션을 통해 출력 수신 신호로 변환하는 데이터 수신기로서,상기 입력 수신 신호로부터 오프셋 상쇄 값을 차감하여 출력하는 오프셋 상쇄기(offset canceller);상기 오프셋 상쇄기의 출력 값을 게인 값에 따라 증폭시켜 출력하는 게인 증폭기(gain amplifier);상기 게인 증폭기의 출력 값을 디지털화하여 상기 출력 수신 신호를 출력하는 슬라이서(slicer);상기 게인 증폭기의 출력 값을 피드백받아 상기 게인 값을 조정하는 게인 조정 값을 결정하는 게인 조정기; 및상기 출력 수신 신호를 피드백받아 상기 오프셋 상쇄기의 상기 오프셋 상쇄 값을 결정하는 오프셋 조정기를 포함하되,상기 오프셋 조정기의 적응화 속도가 상기 게인 조정기의 적응화 속도보다 더 빠른 것을 특징으로 하는,데이터 수신기
|
| 2 |
2
제1 항에 있어서,상기 오프셋 조정기는상기 출력 수신 신호의 저대역 주파수를 통과시켜 출력하는 제1 로우-패스 필터;상기 제1 로우-패스 필터의 출력 값을 디지털화하여 출력하는 제1 로우-패스 시그마-델타 모듈레이터;상기 제1 로우-패스 시그마-델타 모듈레이터의 출력 값을 LMS 연산하여 출력하는 LMS 어큐물레이터(LMS accumulator); 및상기 LMS 어큐물레이터의 출력 값을 아날로그화한 상기 오프셋 상쇄값을 출력하는 제1 디지털-아날로그 변환기(digital-analog converter)를 포함하는,데이터 수신기
|
| 3 |
3
제2 항에 있어서,상기 게인 조정기는상기 게인 증폭기의 출력 값을 제곱 연산하여 출력하는 제곱 연산기;상기 제곱 연산기의 출력 값의 저대역 주파수를 통과시켜 출력하는 제2 로우-패스 필터;상기 제2 로우-패스 필터의 출력 값을 디지털화하여 출력하는 제2 로우-패스 시그마-델타 모듈레이터;기준 값으로부터 상기 제2 로우-패스 시그마-델타 모듈레이터의 출력 값을 차감하여 출력하는 에러 계산기;상기 에러 계산기의 출력 값을 RMS 연산하여 출력하는 RMS 어큐물레이터(RMS accumulator); 및상기 RMS 어큐물레이터의 출력 값을 아날로그화한 상기 게인 조정 값을 출력하는 제2 디지털-아날로그 변환기를 포함하는,데이터 수신기
|
| 4 |
4
제3 항에 있어서,상기 LMS 어큐물레이터는입력 값에 제1 스텝 값(step value)를 곱셈 연산하고,곱셈 연산된 값을 이전 출력 값과 덧셈 연산하여 출력하는,데이터 수신기
|
| 5 |
5
제4 항에 있어서,상기 RMS 어큐물레이터는입력 값에 제2 스텝 값을 곱셈 연산하고,곱셈 연산된 값을 이전 출력 값과 덧셈 연산하여 출력하는,데이터 수신기
|
| 6 |
6
제5 항에 있어서,상기 제1 스텝 값은 상기 제2 스텝 값보다 큰,데이터 수신기
|
| 7 |
7
제2 항에 있어서,상기 제1 로우-패스 시그마-델타 모듈레이터는입력 값을 샘플링하여 출력하는 제1 샘플-홀드 증폭기(sample and hold amplifier); 및상기 제1 샘플-홀드 증폭기의 출력 값을 디지털화하는 제1 시그마-델타 모듈레이터를 포함하는,데이터 수신기
|
| 8 |
8
제3 항에 있어서,상기 제2 로우-패스 시그마-델타 모듈레이터는입력 값을 샘플링하여 출력하는 제2 샘플-홀드 증폭기; 및상기 제2 샘플-홀드 증폭기의 출력 값을 디지털화하는 제2 시그마-델타 모듈레이터를 포함하는,데이터 수신기
|
| 9 |
9
제3 항에 있어서,상기 에러 계산기의 상기 기준 값은상기 슬라이서의 입력 값에 대한 목표 진폭의 제곱 값(squared target amplitude)인,데이터 수신기
|
| 10 |
10
제1 항에 있어서,상기 오프셋 상쇄기의 출력 값을 사전 증폭시켜 상기 게인 증폭기로 전달하는 사전 증폭기(pre-amplifier)를 더 포함하는데이터 수신기
|
| 11 |
11
채널을 통해 수신된 입력 수신 신호를 출력 수신 신호로 변환하는 데이터 수신기의 게인 및 오프셋 캘리브레이션 방법으로서,상기 입력 수신 신호로부터 오프셋 상쇄 값을 차감하는 오프셋 상쇄 단계;상기 오프셋 상쇄 단계로부터 도출된 값을 게인 값에 따라 증폭시키는 게인 증폭 단계;상기 게인 증폭 단계로부터 도출된 값을 디지털화하여 상기 출력 수신 신호를 생성하는 슬라이싱(slicing) 단계;상기 게인 증폭 단계로부터 도출된 값을 피드백받아 상기 게인 값을 조정하는 게인 조정 값을 결정하는 게인 조정 단계; 및상기 출력 수신 신호를 피드백받아 상기 오프셋 상쇄 값을 결정하는 오프셋 조정 단계를 포함하되,상기 오프셋 조정 단계의 적응화 속도가 상기 게인 조정 단계의 적응화 속도보다 더 빠른 것을 특징으로 하는,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 12 |
12
제11 항에 있어서,상기 오프셋 조정 단계는상기 출력 수신 신호의 저대역 주파수를 통과시키는 제1 로우-패스 필터링 단계;상기 제1 로우-패스 필터링된 값을 디지털화하는 제1 로우-패스 시그마-델타 모듈레이션 단계;상기 제1 로우-패스 시그마-델타 모듈레이션 단계로부터 도출된 값을 LMS 연산하는 LMS 어큐물레이팅 단계; 및상기 LMS 어큐물레이팅 단계로부터 도출된 값을 아날로그화한 상기 오프셋 상쇄값을 생성하는 제1 디지털-아날로그 변환 단계를 포함하는,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 13 |
13
제12 항에 있어서,상기 게인 조정 단계는상기 게인 증폭 단계로부터 도출된 값을 제곱 연산하는 제곱 연산 단계;상기 제곱 연산 단계로부터 도출된 값의 저대역 주파수를 통과시키는 제2 로우-패스 필터링 단계;상기 제2 로우-패스 필터링된 값을 디지털화하여 출력하는 제2 로우-패스 시그마-델타 모듈레이션 단계;기준 값으로부터 상기 제2 로우-패스 시그마-델타 모듈레이터의 출력 값을 차감하는 에러 계산 단계;상기 에러 계산 단계로부터 도출된 값을 RMS 연산하여 출력하는 RMS 어큐물레이팅 단계; 및상기 RMS 어큐물레이팅 단계로부터 도출된 값을 아날로그화하여 상기 게인 조정 값을 생성하는 제2 디지털-아날로그 변환 단계를 포함하는,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 14 |
14
제13 항에 있어서,상기 LMS 어큐물레이팅 단계에서,입력 값에 제1 스텝 값을 곱셈 연산하고,곱셈 연산된 값을 이전 출력 값과 덧셈 연산하여 출력하는데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 15 |
15
제14 항에 있어서,상기 RMS 어큐물레이팅 단계에서,입력 값에 제2 스텝 값을 곱셈 연산하고,곱셈 연산된 값을 이전 출력 값과 덧셈 연산하여 출력하는데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 16 |
16
제15 항에 있어서,상기 제1 스텝 값은 상기 제2 스텝 값보다 큰,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 17 |
17
제12 항에 있어서,상기 제1 로우-패스 시그마-델타 모듈레이팅 단계는입력 값을 샘플링하여 출력하는 제1 샘플-홀드 증폭 단계; 및상기 제1 샘플-홀드 증폭 단계로부터 도출된 값을 디지털화하는 제1 시그마-델타 모듈레이팅 단계를 포함하는,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 18 |
18
제13 항에 있어서,상기 제2 로우-패스 시그마-델타 모듈레이팅 단계는입력 값을 샘플링하여 출력하는 제2 샘플-홀드 증폭 단계; 및상기 제2 샘플-홀드 증폭 단계로부터 도출된 값을 디지털화하는 제2 시그마-델타 모듈레이팅 단계를 포함하는,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 19 |
19
제13 항에 있어서,상기 에러 계산 단계의 상기 기준 값은슬라이서의 입력 값에 대한 목표 진폭의 제곱 값인,데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
| 20 |
20
제11 항에 있어서,상기 게인 증폭 단계 이전에, 상기 오프셋 상쇄 단계로부터 도출된 값을 사전 증폭시키는 사전 증폭 단계를 더 포함하는데이터 수신기의 게인 및 오프셋 캘리브레이션 방법
|
