| 1 |
1
제1 핀(pin)과 제3 핀 사이를 연결하고, 제1 중간 노드를 포함하는 제1 캐스코드 증폭부(cascode amplifying unit); 및제2 핀과 제4 핀 사이를 연결하고, 상기 제1 중간 노드를 공유하는 제2 캐스코드 증폭부를 포함하는DPDT 스위치
|
| 2 |
2
제1 항에 있어서,상기 제1 캐스코드 증폭부는 제2 중간 노드 및, 상기 제1 중간 노드 및 상기 제2 중간 노드를 연결하는 피킹 인덕터(peaking inductor)를 더 포함하고,상기 제2 캐스코드 증폭부는 상기 제2 중간 노드 및 상기 피킹 인덕터를 공유하는,DPDT 스위치
|
| 3 |
3
제2 항에 있어서,상기 제1 핀과 상기 제1 캐스코드 증폭부를 연결하는 제1 유도 m형 필터(m-derived filter);상기 제3 핀과 상기 제1 캐스코드 증폭부를 연결하는 제3 유도 m형 필터;상기 제2 핀과 상기 제2 캐스코드 증폭부를 연결하는 제2 유도 m형 필터; 및상기 제4 핀과 상기 제2 캐스코드 증폭부를 연결하는 제4 유도 m형 필터를 더 포함하는DPDT 스위치
|
| 4 |
4
제3 항에 있어서,상기 제1 캐스코드 증폭부는 제1 트랜지스터 및 제2 트랜지스터를 더 포함하고,상기 제1 중간 노드는 상기 제1 트랜지스터의 드레인 단자이고,상기 제2 중간 노드는 상기 제2 트랜지스터의 소스 단자인,DPDT 스위치
|
| 5 |
5
제4 항에 있어서,상기 제2 캐스코드 증폭부는 제3 트랜지스터 및 제4 트랜지스터를 더 포함하고,상기 제3 트랜지스터의 드레인 단자는 상기 제1 중간 노드에 연결되고,상기 제4 트랜지스터의 소스 단자는 상기 제2 중간 노드에 연결되는,DPDT 스위치
|
| 6 |
6
제5 항에 있어서,상기 제1 유도 m형 필터는 상기 제1 핀과 상기 제1 트랜지스터의 게이트 단자 사이에 위치하고,상기 제3 유도 m형 필터는 상기 제3 핀과 상기 제2 트랜지스터의 드레인 단자 사이에 위치하고,상기 제2 유도 m형 필터는 상기 제2 핀과 상기 제3 트랜지스터의 게이트 단자 사이에 위치하고,상기 제4 유도 m형 필터는 상기 제4 핀과 상기 제4 트랜지스터의 드레인 단자 사이에 위치하는,DPDT 스위치
|
| 7 |
7
제6 항에 있어서,상기 제1 유도 m형 필터는일단이 상기 제1 핀과 연결되는 제1 센터탭 인덕터(center-tap inductor); 및일단이 상기 제1 트랜지스터의 게이트 단자에 연결되고, 타단이 상기 제1 센터탭 인덕터의 센터탭에 연결되는 제1 커플링 커패시터(coupling capacitor)를 포함하는,DPDT 스위치
|
| 8 |
8
제7 항에 있어서,상기 제3 유도 m형 필터는일단이 상기 제3 핀과 연결되는 제3 센터탭 인덕터; 및일단이 상기 제2 트랜지스터의 드레인 단자에 연결되고, 타단이 상기 제3 센터탭 인덕터의 센터탭에 연결되는 제3 커플링 커패시터를 포함하는,DPDT 스위치
|
| 9 |
9
제8 항에 있어서,상기 제2 유도 m형 필터는일단이 상기 제2 핀과 연결되는 제2 센터탭 인덕터; 및일단이 상기 제3 트랜지스터의 게이트 단자에 연결되고, 타단이 상기 제2 센터탭 인덕터의 센터탭에 연결되는 제2 커플링 커패시터를 포함하는,DPDT 스위치
|
| 10 |
10
제9 항에 있어서,상기 제4 유도 m형 필터는일단이 상기 제4 핀과 연결되는 제4 센터탭 인덕터; 및일단이 상기 제4 트랜지스터의 드레인 단자에 연결되고, 타단이 상기 제4 센터탭 인덕터의 센터탭에 연결되는 제4 커플링 커패시터를 포함하는,DPDT 스위치
|
| 11 |
11
제10 항에 있어서,상기 제1 센터탭 인덕터의 타단에 연결된 제1 터미네이션 저항(termination resistor);상기 제2 센터탭 인덕터의 타단에 연결된 제2 터미네이션 저항;상기 제3 센터탭 인덕터의 타단에 연결된 제3 터미네이션 저항; 및상기 제4 센터탭 인덕터의 타단에 연결된 제4 터미네이션 저항을 더 포함하는DPDT 스위치
|
| 12 |
12
제11 항에 있어서,일단이 상기 제3 커플링 커패시터의 일단과 연결되는 제1 초크 인덕터(choke inductor); 및일단이 상기 제4 커플링 커패시터의 일단과 연결되는 제2 초크 인덕터를 더 포함하는DPDT 스위치
|
| 13 |
13
제5 항에 있어서,상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 및 상기 제4 트랜지스터의 온오프(ON-OFF)를 제어하는 제어기를 더 포함하는,DPDT 스위치
|
| 14 |
14
제5 항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터가 온되는 경우, 상기 제1 핀과 상기 제3 핀 사이의 경로가 도통되는,DPDT 스위치
|
| 15 |
15
제5 항에 있어서,상기 제1 트랜지스터 및 상기 제4 트랜지스터가 온되는 경우, 상기 제1 핀과 상기 제4 핀 사이의 경로가 도통되는,DPDT 스위치
|
| 16 |
16
제5 항에 있어서,상기 제3 트랜지스터 및 상기 제2 트랜지스터가 온되는 경우, 상기 제2 핀과 상기 제3 핀 사이의 경로가 도통되는,DPDT 스위치
|
| 17 |
17
제5 항에 있어서,상기 제3 트랜지스터 및 상기 제4 트랜지스터가 온되는 경우, 상기 제2 핀과 상기 제4 핀 사이의 경로가 도통되는,DPDT 스위치
|
