| 1 |
1
커패시터 뱅크(capacitor bank)를 포함하는 전압 제어 발진기;상기 커패시터 뱅크에 대한 제어 신호인 뱅크 코드를 생성하고, 상기 뱅크 코드에 따른 발진기 제어 코드를 생성하는 디지털 회로부; 및상기 발진기 제어 코드에 따라 생성된 발진기 제어 전압이 허용 범위 내에 있는지 비교하는 비교기; 및상기 발진기 제어 코드에 따라 상기 발진기 제어 전압을 조절하는 발진기 제어 전압 조절기를 포함하고,상기 발진기 제어 전압이 상기 허용 범위 내에 있는 경우, 상기 뱅크 코드 및 상기 발진기 제어 코드에 따라 동작하여 복원 클록 신호 및 복원 데이터 신호를 출력하는,클록 및 데이터 복원 회로
|
| 2 |
2
제1 항에 있어서,클록 주파수와 데이터 레이트를 비교한 로직 값인 제1 주파수 검출 신호 및 상기 제1 주파수 검출 신호의 플립 플롭 출력 값인 제2 주파수 검출 신호를 상기 디지털 회로부로 출력하는 주파수 검출기를 더 포함하는클록 및 데이터 복원 회로
|
| 3 |
3
제2 항에 있어서,상기 주파수 검출기는 하프 레이트(half-rate) 검출부를 포함하고,상기 하프-레이트 검출부는제1 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제1 플립 플롭;제2 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제2 플립 플롭;제3 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제3 플립 플롭;제4 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제4 플립 플롭;상기 제1 플립 플롭 및 상기 제2 플립 플롭의 출력 값이 입력인 제1 XOR 게이트;상기 제3 플립 플롭 및 상기 제4 플립 플롭의 출력 값이 입력인 제2 XOR 게이트;상기 제1 XOR 게이트의 출력 값이 데이터 포트에 입력되고, 상기 제2 XOR 게이트의 출력 값이 클럭 포트에 입력되는 제5 플립 플롭; 상기 제1 XOR 게이트의 출력 값이 클럭 포트에 입력되고, 상기 제2 XOR 게이트의 출력 값이 데이터 포트에 입력되는 제6 플립 플롭; 및상기 제5 플립 플롭의 출력 값이 데이터 포트에 입력되고, 상기 제6 플립 플롭의 출력 값이 클럭 포트에 입력되는 제7 플립 플롭을 포함하고,상기 제1, 제2, 제3, 및 제4 클록 신호는 위상이 서로 다른 클록 신호이고,상기 제1 주파수 검출 신호는 상기 제5 플립 플롭의 출력 값이고,상기 제2 주파수 검출 신호는 상기 제7 플립 플롭의 출력 값인,클록 및 데이터 복원 회로
|
| 4 |
4
제2 항에 있어서,상기 주파수 검출기는 풀 레이트(full-rate) 검출부를 포함하고,상기 풀-레이트 검출부는제5 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제8 플립 플롭;제6 클록 신호가 데이터(D) 포트에 입력되고, 수신 데이터 신호가 클럭(clk)포트에 입력되는 제9 플립 플롭;상기 제8 플립 플롭의 출력 값이 데이터 포트에 입력되고, 상기 제9 플립 플롭의 출력 값이 클럭 포트에 입력되는 제10 플립 플롭;상기 제8 플립 플롭의 출력 값이 클럭 포트에 입력되고, 상기 제9 플립 플롭의 출력 값이 데이터 포트에 입력되는 제11 플립 플롭; 및상기 제10 플립 플롭의 출력 값이 데이터 포트에 입력되고, 상기 제11 플립 플롭의 출력 값이 클럭 포트에 입력되는 제12 플립 플롭을 포함하고,상기 제5 및 제6 클록 신호는 위상이 서로 다른 클록 신호이고,상기 제1 주파수 검출 신호는 상기 제10 플립 플롭의 출력 값이고,상기 제2 주파수 검출 신호는 상기 제12 플립 플롭의 출력 값인,클록 및 데이터 복원 회로
|
| 5 |
5
제2 항에 있어서,데이터 및 클록 신호를 입력받고 위상차이 신호를 출력하는 위상 검출기;상기 위상차이 신호에 따라 전하를 공급하는 차지 펌프; 및 루프 선택 신호에 따라 상기 차지 펌프 또는 상기 발진기 제어 전압 조절기에 연결되는 루프 필터를 더 포함하는클록 및 데이터 복원 회로
|
| 6 |
6
제5 항에 있어서,상기 루프 필터는 주파수 고정 과정에서 상기 발진기 제어 전압 조절기에 연결되고 위상 고정 과정에서 상기 차지 펌프에 연결되는,클록 및 데이터 복원 회로
|
| 7 |
7
제2 항에 있어서,상기 디지털 회로부는상기 제1 주파수 검출 신호에 따라 제1 뱅크 코드 및 제2 뱅크 코드를 생성하고,상기 제1 뱅크 코드에 대한 제1 발진기 제어 코드를 생성하고,상기 제2 뱅크 코드에 대한 제2 발진기 제어 코드를 생성하고,상기 비교기를 통해 상기 허용 범위 내에 있는 상기 발진기 제어 전압에 대응하는 뱅크 코드 및 발진기 제어 코드를 선택하는클록 및 데이터 복원 회로
|
| 8 |
8
제7 항에 있어서,상기 제1 뱅크 코드 및 상기 제2 뱅크 코드의 인덱스 차이가 1이 아닌 경우,상기 제2 주파수 검출 신호에 따라 상기 제1 뱅크 코드 및 상기 제2 뱅크 코드를 재설정하는,클록 및 데이터 복원 회로
|
