| 1 |
1
위상이 서로 다른 다수개의 클럭 신호를 출력하는 전압 제어 발진기;입력 데이터의 주파수를 검출하기 위한 복수의 트랩을 생성하되, 상기 다수개의 클럭 신호 및 상기 입력 데이터의 라이징 및 폴링 엣지에 응답하여 상기 클럭신호 개수 *2의 트랩신호를 생성하는 트랩 생성부;상기 입력 데이터의 데이터 펄스의 폭이 상기 트랩 신호의 1-UI 보다 좁으며, 상기 데이터 펄스가 상기 트랩 신호의 1-UI 내에 존재하는 경우 업신호를 생성하는 업신호 생성부; 및상기 업신호에 응답하여 상기 전압 제어 발진기의 제어전압을 조절하고 상기 입력 데이터의 주파수를 추적하는 주파수 추적부를 포함하는 것을 특징으로 하는 주파수 검출장치
|
| 2 |
2
제1항에 있어서, 상기 트랩 생성부는상기 전압 제어 발진기에서 2(n+1)개(n은 자연수)의 클럭 신호가 출력될 때,상기 2(n+1)개(n은 자연수)의 클럭 신호 각각에 응답하여 입력신호를 각각 지연시켜 출력하는 2(n+1)개의 디바이더들;상기 디바이더들 각각에 대응되는 2(n+1)개의 D 플립플롭들을 포함하고, 상기 입력 데이터의 현재(PRESENT) 엣지에 응답하여 상기 디바이더들 각각의 출력신호를 지연시켜 출력하는 제1 플립플롭 그룹; 및상기 제1 플립플롭 그룹에 포함된 D 플립플롭 각각에 대응되는 2(n+1)개의 D 플립플롭들을 포함하고, 상기 입력 데이터의 이전(PAST) 엣지에 응답하여 상기 제1 플립플롭 그룹의 출력신호를 지연시켜 출력하는 제2 플립플롭 그룹을 포함하는 것을 특징으로 하는 주파수 검출 장치
|
| 3 |
3
제2항에 있어서, 상기 입력 데이터의 한 주기가 경과하면 상기 트랩 생성부를 구성하는 다수의 D 플립플롭들을 모두 리셋하는 리셋 처리부를 더 포함하는 것을 특징으로 하는 주파수 검출 장치
|
| 4 |
4
제1항에 있어서, 상기 주파수 추적부는상기 업신호 생성부에서 출력되는 업신호를 카운트하는 카운터;상기 전압 제어 발진기의 제어 전압을 정교하게 동작시키기 위해, 상기 카운터의 출력 신호를 아날로그 신호로 변환하는 디지털 신호를 아날로그 신호로 변환하는 신호 변환기; 및상기 업신호 생성부의 출력 신호를 감시하여 일정시간동안 상기 업신호 생성부로부터 출력 신호가 발생하지 않으면 주파수를 고정하는 락 검출기를 포함하는 것을 특징으로 하는 주파수 검출 장치
|
| 5 |
5
위상이 서로 다른 다수개의 클럭 신호를 출력하는 단계;상기 클럭 신호 및 입력 데이터의 라이징 및 폴링 엣지에 응답하여 상기 클럭신호 개수 *2의 트랩신호를 생성하는 단계;상기 입력 데이터의 데이터 펄스의 폭이 상기 트랩 신호의 1-UI 보다 좁으며, 상기 데이터 펄스가 상기 트랩 신호의 1-UI 내에 존재하는 경우 업신호를 생성하는 단계;상기 업신호에 응답하여 상기 클럭 신호를 출력하기 위한 제어전압을 조절하는 단계; 및 상기 업신호에 의거하여 입력 데이터의 주파수를 추적하는 단계를 포함하는 것을 특징으로 하는 주파수 검출 방법
|
| 6 |
6
제5항에 있어서, 상기 트랩 신호를 생성하는 단계는상기 클럭 신호 출력 단계에서 2(n+1)개(n은 자연수)의 클럭 신호가 출력될 때, 상기 2(n+1)개의 클럭 신호 각각에 응답하여 서로 다른 2(n+1)개의 지연신호들을 출력하는 단계;상기 입력 데이터의 현재(PRESENT) 엣지에 응답하여 상기 2(n+1)개의 지연신호들을 지연시켜 2(n+1)개의 제1 트랩신호 그룹을 출력하는 단계; 및상기 입력 데이터의 이전(PAST) 엣지에 응답하여 상기 n개의 제1 트랩신호 그룹을 지연시켜 2(n+1)개의 제2 트랩신호 그룹을 출력하는 단계를 포함하는 것을 특징으로 하는 주파수 검출 방법
|
| 7 |
7
제6항에 있어서, 상기 입력 데이터의 한 주기가 경과하면 상기 트랩 신호를 생성하기 위해 주파수 검출기에 포함된 모든 D 플립플롭들을 리셋하는 단계를 더 포함하는 것을 특징으로 하는 주파수 검출 방법
|
| 8 |
8
제5항에 있어서, 상기 제어전압을 조절하는 단계는상기 업신호 생성단계에서 생성되는 업신호를 카운트하는 단계;상기 카운트된 신호를 아날로그로 변환하는 단계; 및상기 아날로그로 변환된 신호에 의거하여 상기 제어전압을 조절하는 단계를 포함하는 것을 특징으로 하는 주파수 검출 방법
|
| 9 |
9
제5항에 있어서, 상기 주파수를 추적하는 단계는상기 업신호 생성 단계에서 생성되는 업신호를 감시하여 일정시간동안 상기 업신호가 생성되지 않으면 주파수를 고정하는 것을 특징으로 하는 주파수 검출 방법
|
| 10 |
10
위상이 서로 다른 다수개의 클럭 신호를 출력하는 전압 제어 발진기;상기 다수개의 클럭 신호에 응답하여 입력 데이터의 주파수를 검출하는 주파수 검출부; 상기 다수개의 클럭 신호들을 논리곱하여 복원된 클럭 신호를 생성하는 클럭 멀티플라이어; 상기 주파수 검출부에서 주파수가 고정되면, 상기 클럭 멀티플라이어에서 복원된 클럭 신호 및 입력 데이터에 응답하여 상기 복원된 클럭 신호가 상기 입력 데이터의 위상을 추종하도록 제어하는 위상 고정 루프; 및상기 입력 데이터를 상기 복원된 클럭 신호로 샘플링하여 데이터를 추출하는 샘플링부를 포함하고,상기 주파수 검출부는입력 데이터의 주파수를 검출하기 위한 복수의 트랩을 생성하되, 상기 다수개의 클럭 신호 및 상기 입력 데이터의 라이징 및 폴링 엣지에 응답하여 상기 클럭신호 개수 *2의 트랩신호를 생성하는 트랩 생성부;상기 입력 데이터의 데이터 펄스의 폭이 상기 트랩 신호의 1-UI 보다 좁으며, 상기 데이터 펄스가 상기 트랩 신호의 1-UI 내에 존재하는 경우 업신호를 생성하는 업신호 생성부; 및상기 업신호에 응답하여 상기 전압 제어 발진기의 제어전압을 조절하고 상기 입력 데이터의 주파수를 추적하는 주파수 추적부를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
|
| 11 |
11
삭제
|
| 12 |
12
제10항에 있어서, 상기 트랩 생성부는 상기 전압 제어 발진기에서 2(n+1)개(n은 자연수)의 클럭 신호가 출력될 때,상기 2(n+1)개의 클럭 신호 각각에 응답하여 입력신호를 각각 지연시켜 출력하는 2(n+1)개의 디바이더들;상기 디바이더들 각각에 대응되는 2(n+1)개의 D 플립플롭들을 포함하고, 상기 입력 데이터의 현재(PRESENT) 엣지에 응답하여 상기 디바이더들 각각의 출력신호를 지연시켜 출력하는 제1 플립플롭 그룹; 및상기 제1 플립플롭 그룹에 포함된 D 플립플롭 각각에 대응되는 2(n+1)개의 D 플립플롭들을 포함하고, 상기 입력 데이터의 이전(PAST) 엣지에 응답하여 상기 제1 플립플롭 그룹의 출력신호를 지연시켜 출력하는 제2 플립플롭 그룹을 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
|
| 13 |
13
제12항에 있어서, 상기 입력 데이터의 한 주기가 경과하면 상기 트랩 생성부를 구성하는 다수의 D 플립플롭들을 모두 리셋하는 리셋 처리부를 더 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
|
| 14 |
14
제10항에 있어서, 상기 주파수 추적부는상기 업신호 생성부에서 출력되는 업신호를 카운트하는 카운터;상기 전압 제어 발진기의 제어 전압을 정교하게 동작시키기 위해, 상기 카운터의 출력 신호를 아날로그 신호로 변환하는 디지털 신호를 아날로그 신호로 변환하는 신호 변환기; 및상기 업신호 생성부의 출력 신호를 감시하여 일정시간동안 상기 업신호 생성부로부터 출력 신호가 발생하지 않으면 주파수를 고정하는 락 검출기를 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
|
| 15 |
15
제10항에 있어서, 상기 클럭 멀티플라이어는상기 전압 제어 발진기에서 2(n+1)개(n은 자연수)의 클럭 신호가 출력될 때,2n개의 D 플립플롭과, 2n개의 EX-OR 게이트 및 (2n-1)개의 OR 게이트를 포함하며,1/2(n+1) 주기의 복원된 클럭 신호를 출력하는 것을 특징으로 하는 클럭 및 데이터 복원 회로
|
