| 1 |
1
도전성 기판;상기 도전성 기판 상에 배치된 p형 GaN층;상기 GaN층 상에 배치된 활성층;상기 활성층에 배치된 제1 n 형 GaN층;상기 제1 n형 GaN 층 상에 배치된 도핑되지 않은 AlN층;상기 AlN 층 상에 배치된 제2 n형 GaN층; 및상기 p형 GaN층, 상기 활성층, 상기 제1 n 형 GaN층, 그리고 상기 AlN층을 관통하여 상기 제2 n형 GaN층에 접합하는 콘택 플러그를 포함하고,상기 제2 n 형 GaN층은 차례로 적층된 고농도의 제1 영역, 저농도의 제2 영역, 및 고농도의 제3 영역을 포함하고,상기 제1 영역과 상기 AlN층의 계면에 2차원 전자 가스층이 형성되고,상기 콘택 플러그는 상기 제2 n 형 GaN층의 제3 영역에 접촉하고,상기 AlN층 의 두께는 1 nm 내지 3 nm이고,상기 제2 영역의 두께는 1 nm 내지 3 nm이고,상기 제2 영역의 도핑 농도는 10E15 /cm3 내지 10E17 /cm3인 것을 특징으로 하는 수직형 발광 다이오드 소자
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
도전성 기판;상기 도전성 기판 상에 배치된 p형 GaN층;상기 GaN층 상에 배치된 활성층;상기 활성층에 배치된 제1 n 형 GaN층;상기 제1 n형 GaN 층 상에 배치된 도핑되지 않은 AlN층;상기 AlN 층 상에 배치된 제2 n형 GaN층; 및상기 p형 GaN층, 상기 활성층, 상기 제1 n 형 GaN층, 그리고 상기 AlN층을 관통하여 상기 제2 n형 GaN층에 접합하는 콘택 플러그를 포함하고,상기 제2 n형 GaN 층과 상기 AlN층 사이에 배치된 n형 InGaN 층을 더 포함하고,상기 n형 InGaN 층과 상기 AlN층의 계면에 2차원 전자 가스층이 형성되고,상기 n형 InGaN 층은 InxGa1-xN 에서, x는 0 초과 0
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제1 항 또는 제6 항에 있어서,상기 p형 GaN층과 상기 도전성 기판 사이에 배치된 웨이퍼 결합층;상기 웨이퍼 결합층과 상기 p형 GaN층 사이에 배치된 절연층;상기 절연층과 상기 p형 GaN층 사이에 배치된 p 전극;상기 p전극과 상기 p형 GaN 층 사이에 배치된 오믹 접합층; 및상기 콘택 플러그를 감싸도록 배치된 콘택 플러그 절연층을 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 소자
|
| 10 |
10
제9 항에 있어서,상기 제2 n형 GaN층, 상기 AlN층, 상기 제1 n 형 GaN층, 상기 활성층, 그리고 상기 p형 GaN층을 관통하여 형성된 트렌치에서 상기 오믹 접합층에 접촉하여 배치되는 p 전극 패드를 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 소자
|
| 11 |
11
사파이어 기판 상에 GaN 버퍼층, 하부 n형 GaN층, AlN층, 상부 n형 GaN층, 활성층, 및 p형 GaN층을 차례로 적층하는 단계;상기 p형 GaN층, 상기 활성층, 상기 상부 n형 GaN층, 및 상기 AlN층을 관통하는 비아 홀을 형성하는 단계;상기 비아 홀의 측벽에 콘택 플러그 절연층을 형성하는 단계;상기 절연층이 형성된 상기 사파이어 기판 상에 오믹 접합층 그리고 p 전극을 형성하고, 상기 비아 홀의 측벽 및 상기 p 전극 상에 절연층을 형성하는 단계; 및상기 비아 홀의 하부면을 식각하여 상기 하부 n형 GaN층을 노출시키고 상기 비아홀을 채워서 콘택 플러그를 형성하는 단계;를 포함하고,상기 하부 n형 GaN층은 차례로 위에서 아래로 적층된 고농도의 제1 영역, 저농도의 제2 영역, 및 고농도의 제3 영역을 포함하고,상기 하부 n 형 GaN층의 상기 제1 영역과 상기 AlN층의 계면에 2차원 전자 가스층이 형성되고,상기 콘택 플러그는 상기 하부 n 형 GaN층의 제3 영역에 접촉하고,상기 AlN층 의 두께는 1 nm 내지 3 nm이고,상기 제2 영역의 두께는 1 nm 내지 3 nm이고,상기 제2 영역의 도핑 농도는 10E15 /cm3 내지 10E17 /cm3인 것을 특징으로 하는 수직형 발광 다이오드 소자의 제조 방법
|
| 12 |
12
제11항에 있어서,상기 콘택 플러그가 형성된 상기 사파이어 기판 상에 웨이퍼 결합층을 형성하고 상기 웨이퍼 결합층과 도전성 기판을 결합시키는 단계;레이저 리프트 오프 기술을 이용하여 상기 사파이어 기판을 제거하는 단계;노출된 GaN 버퍼층을 제거하여 상기 상부 n형 GaN층을 노출시키는 단계;노출된 상부 n형 GaN층을 표면 처리하여 표면 거칠기를 제공하는 단계;및상기 상부 n형 GaN층, 상기 AlN층, 상기 하부 n 형 GaN층, 상기 활성층, 그리고 상기 p형 GaN층을 관통하여 형성된 트렌치를 형성하고 상기 트렌치의 하부에 상기 오믹 접합층에 접촉하는 p 전극 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 소자의 제조 방법
|
| 13 |
13
사파이어 기판 상에 GaN 버퍼층, 하부 n형 GaN층, AlN층, 상부 n형 GaN층, 활성층, 및 p형 GaN층을 차례로 적층하는 단계;상기 p형 GaN층, 상기 활성층, 상기 상부 n형 GaN층, 및 상기 AlN층을 관통하는 비아 홀을 형성하는 단계;상기 비아 홀의 측벽에 콘택 플러그 절연층을 형성하는 단계;상기 절연층이 형성된 상기 사파이어 기판 상에 오믹 접합층 그리고 p 전극을 형성하고, 상기 비아 홀의 측벽 및 상기 p 전극 상에 절연층을 형성하는 단계; 및상기 비아 홀의 하부면을 식각하여 상기 하부 n형 GaN층을 노출시키고 상기 비아홀을 채워서 콘택 플러그를 형성하는 단계;를 포함하고,상기 AlN층과 상기 하부 n형 GaN층 사이에 n형 InGaN층을 형성하는 단계를 더 포함하고,상기 n형 InGaN 층과 상기 AlN층의 계면에 2차원 전자 가스층이 형성되고,상기 n형 InGaN 층은 InxGa1-xN 에서, x는 0 초과 0
|
| 14 |
14
제13항에 있어서,상기 콘택 플러그가 형성된 상기 사파이어 기판 상에 웨이퍼 결합층을 형성하고 상기 웨이퍼 결합층과 도전성 기판을 결합시키는 단계;레이저 리프트 오프 기술을 이용하여 상기 사파이어 기판을 제거하는 단계;노출된 GaN 버퍼층을 제거하여 상기 상부 n형 GaN층을 노출시키는 단계;노출된 상부 n형 GaN층을 표면 처리하여 표면 거칠기를 제공하는 단계;및상기 상부 n형 GaN층, 상기 AlN층, 상기 하부 n 형 GaN층, 상기 활성층, 그리고 상기 p형 GaN층을 관통하여 형성된 트렌치를 형성하고 상기 트렌치의 하부에 상기 오믹 접합층에 접촉하는 p 전극 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 소자의 제조 방법
|
