맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법

  • 기술번호 : KST2019023355
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법을 개시한다. 즉, 본 발명은 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용함으로써, 결함 리페어의 효율성을 향상시킬 수 있다.
Int. CL G06F 12/06 (2006.01.01) G06F 12/08 (2016.01.01) G06F 11/20 (2006.01.01) G06F 12/10 (2016.01.01) G06F 9/30 (2018.01.01) G11C 29/44 (2006.01.01)
CPC G06F 12/0646(2013.01)G06F 12/0646(2013.01)G06F 12/0646(2013.01)G06F 12/0646(2013.01)G06F 12/0646(2013.01)G06F 12/0646(2013.01)
출원번호/일자 1020160080869 (2016.06.28)
출원인 고려대학교 산학협력단
등록번호/일자 10-1805028-0000 (2017.11.29)
공개번호/일자
공고번호/일자 (20171206) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.06.28)
심사청구항수 22

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김선욱 대한민국 경기도 남양주시 도농로 **,
2 김호권 대한민국 경기도 성남시 분당구
3 전재영 대한민국 서울특별시 강동구
4 최규현 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전종학 대한민국 서울특별시 강남구 논현로 ***, 성지*차빌딩 **층 대표:****호 경은국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2016.06.28 수리 (Accepted) 1-1-2016-0624604-81
2 선행기술조사의뢰서
Request for Prior Art Search		 2017.04.11 수리 (Accepted) 9-1-9999-9999999-89
3 의견제출통지서
Notification of reason for refusal		 2017.05.23 발송처리완료 (Completion of Transmission) 9-5-2017-0360049-17
4 선행기술조사보고서
Report of Prior Art Search		 2017.05.23 발송처리완료 (Completion of Transmission) 9-6-2017-0076149-13
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2017.07.14 수리 (Accepted) 1-1-2017-0674648-29
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2017.07.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0674637-27
7 등록결정서
Decision to grant		 2017.08.31 발송처리완료 (Completion of Transmission) 9-5-2017-0608643-67
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치의 제어 방법에 있어서,데이터 입출력부를 통해, 장치로부터 전달되는 메모리 요청을 수신하는 단계;주소 변환기를 통해, 상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 단계;정보 제공부를 통해, 상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계;상기 정보 제공부를 통해, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 단계;주소 디코더를 통해, 상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계; 및메모리 셀을 통해, 상기 최종 주소에 대응하는 데이터의 위치 정보 및 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계를 포함하며,상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 단계는,2M개의 각 물리 기본영역을 동일한 크기의 2N개의 물리 서브영역으로 각각 분할하고, M+N 비트에서 K 비트를 사용하여 전체 2M+N개의 물리 서브영역으로부터 동일한 크기의 2K개의 가상 기본영역으로 재조합하여 모든 결함을 포함할 수 있도록 상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하며,상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치의 제어 방법
2 2
제 1 항에 있어서,상기 메모리 요청은,입력 주소, 명령 및 쓰기 데이터 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치의 제어 방법
3 3
제 1 항에 있어서,상기 가상 영역과 관련한 위치 정보 값은,물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 포함하며,상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치의 제어 방법
4 4
제 1 항에 있어서,상기 결함 주소를 대체할 스페어 셀 정보는,결함 주소를 대체할 스페어 컬럼에 대한 정보 및 결함 주소를 대체할 스페어 로우에 대한 정보 중 어느 하나인 것을 특징으로 하는 메모리 장치의 제어 방법
5 5
제 1 항에 있어서,상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는,상기 입력 주소를 결함 주소에서 스페어 셀의 주소로 교체하여, 결함이 발생한 주소가 아닌 스페어 셀의 주소에 접근하여 결함을 리페어하는 것을 특징으로 하는 메모리 장치의 제어 방법
6 6
제 1 항에 있어서,상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는,스페어 로우를 이용한 결함 리페어의 경우, 물리 주소 영역에 속한 스페어 로우의 주소로 교체되며,스페어 컬럼을 이용한 결함 리페어의 경우, 가상 주소 영역에 속한 스페어 컬럼의 주소로 교체되는 것을 특징으로 하는 메모리 장치의 제어 방법
7 7
제 1 항에 있어서,상기 최종 주소를 선택하는 단계는,상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 정보 제공부를 통해, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택하는 과정; 및상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 정보 제공부를 통해, 상기 입력 주소를 상기 최종 주소로 선택하는 과정 중 어느 하나의 과정을 수행하는 것을 특징으로 하는 메모리 장치의 제어 방법
8 8
제 1 항에 있어서,상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계는,상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 제공하는 과정; 및상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 제공하는 과정 중 어느 하나의 과정을 수행하는 것을 특징으로 하는 메모리 장치의 제어 방법
9 9
제 1 항에 있어서,상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는,상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어오는 것을 특징으로 하는 메모리 장치의 제어 방법
10 10
제 1 항에 있어서,상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는,상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장하는 것을 특징으로 하는 메모리 장치의 제어 방법
11 11
제 1 항에 있어서,상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하는 단계; 및상기 데이터 입출력부를 통해, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 제어 방법
12 12
물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치에 있어서,장치로부터 전달되는 메모리 요청을 수신하는 데이터 입출력부;상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 주소 변환기;상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하고, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 정보 제공부;상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 주소 디코더; 및상기 최종 주소에 대응하는 데이터의 위치 정보 및 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 메모리 셀을 포함하며,상기 주소 변환기는,2M개의 각 물리 기본영역을 동일한 크기의 2N개의 물리 서브영역으로 각각 분할하고, M+N 비트에서 K 비트를 사용하여 전체 2M+N개의 물리 서브영역으로부터 동일한 크기의 2K개의 가상 기본영역으로 재조합하여 모든 결함을 포함할 수 있도록 상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하며, 상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치
13 13
제 12 항에 있어서,상기 메모리 요청은,입력 주소, 명령 및 쓰기 데이터 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치
14 14
제 12 항에 있어서,상기 가상 영역과 관련한 위치 정보 값은,물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 포함하며,상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치
15 15
제 12 항에 있어서,상기 결함 주소를 대체할 스페어 셀 정보는,결함 주소를 대체할 스페어 컬럼에 대한 정보 및 결함 주소를 대체할 스페어 로우에 대한 정보 중 어느 하나인 것을 특징으로 하는 메모리 장치
16 16
제 12 항에 있어서,상기 정보 제공부는,상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택하는 것을 특징으로 하는 메모리 장치
17 17
제 12 항에 있어서,상기 정보 제공부는,상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 입력 주소를 상기 최종 주소로 선택하는 것을 특징으로 하는 메모리 장치
18 18
제 12 항에 있어서,상기 주소 디코더는,상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공하는 것을 특징으로 하는 메모리 장치
19 19
제 12 항에 있어서,상기 주소 디코더는,상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공하는 것을 특징으로 하는 메모리 장치
20 20
제 12 항에 있어서,상기 메모리 셀은,상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어오는 것을 특징으로 하는 메모리 장치
21 21
제 12 항에 있어서,상기 메모리 셀은,상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장하는 것을 특징으로 하는 메모리 장치
22 22
제 12 항에 있어서,상기 데이터 입출력부는,상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하고, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공하는 것을 특징으로 하는 메모리 장치
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN107544858 CN 중국 FAMILY
2 US10176060 US 미국 FAMILY
3 US20170371753 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN107544858 CN 중국 DOCDBFAMILY
2 US10176060 US 미국 DOCDBFAMILY
3 US2017371753 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 전자부품연구원 산업기술혁신사업 Processing in Memory 반도체 아키텍처 및 데이터 집약적 응용처리를 위한 병렬처리 기술 개발