| 1 |
1
입력 전압을 조절하여 출력 전압을 출력하는 패스 트랜지스터 어레이;기준 전압 및 상기 출력 전압의 차이에 기초하여 상기 패스 트랜지스터 어레이를 제어하는 제어 비트를 생성하며, 외부로부터 수신된 클록으로부터 생성된 제1 클록에 기초하여 동작 여부가 결정되는 제어 로직; 그리고상기 외부로부터 수신된 클록의 사용 없이 상기 출력 전압의 전압 변동을 감지하고, 상기 전압 변동이 발생하는 경우 상기 제어 로직이 상기 전압 변동에 대응하여 상기 출력 전압을 회복시키도록 상기 제1 클록보다 주파수가 높은 제2 클록을 상기 전압 변동을 이용하여 생성하는 자체 클록 버스트 로직을 포함하되,상기 제어 로직은 상기 전압 변동이 발생하는 경우 상기 제2 클록에 기초하여 상기 제어 비트를 생성하는 디지털 LDO(low drop-out) 레귤레이터
|
| 2 |
2
제1항에 있어서,선택 신호에 기초하여 상기 제1 클록 또는 상기 제2 클록을 출력하는 멀티플렉서를 더 포함하되,상기 제어 로직은 상기 멀티플렉서에서 출력되는 클록에 기초하여 동작하는 디지털 LDO 레귤레이터
|
| 3 |
3
제2항에 있어서,상기 자체 클록 버스트 로직은 상기 전압 변동을 검출하는 전압 변동 검출기를 포함하고,상기 전압 변동 검출기는 상기 전압 변동이 발생하는 시점부터 상기 출력 전압이 회복되는 시점까지 상기 제2 클록을 출력하도록 상기 선택 신호를 생성하는 디지털 LDO 레귤레이터
|
| 4 |
4
제3항에 있어서,상기 자체 클록 버스트 로직은 상기 제2 클록을 생성하는 버스트 클록 생성기를 포함하고,상기 버스트 클록 생성기는 상기 선택 신호를 상기 제2 클록의 주파수에 대응하는 특정 시간 간격에 따라 순차적으로 지연시킨 지연 신호들을 생성하고,상기 제2 클록은 상기 지연 신호들의 논리 연산에 의해 생성되는 디지털 LDO 레귤레이터
|
| 5 |
5
제4항에 있어서,상기 버스트 클록 생성기는 복수의 인버터들을 포함하고,상기 제2 클록의 주파수는 상기 인버터들의 지연 특성에 따라 조절되는 디지털 LDO 레귤레이터
|
| 6 |
6
제5항에 있어서,상기 제2 클록의 클록 수는 상기 인버터들의 개수에 따라 조절되는 디지털 LDO 레귤레이터
|
| 7 |
7
입력 전압을 조절하여 출력 전압을 출력하는 패스 트랜지스터 어레이;기준 전압 및 상기 출력 전압을 비교하여 동작 모드를 선택하고, 선택된 동작 모드에 따라 외부로부터 수신된 외부 클록에 기초하여 노멀 클록을 생성하는 클록 제어부;상기 외부 클록의 사용 없이 상기 출력 전압의 전압 변동을 감지하고, 상기 전압 변동이 발생하는 경우 상기 외부 클록보다 주파수가 높은 버스트 클록을 상기 전압 변동을 이용하여 생성하며, 상기 전압 변동의 발생 여부에 기초하여 선택 신호를 생성하는 자체 클록 버스트 로직;상기 선택 신호에 기초하여 상기 전압 변동이 발생하는 경우에 상기 버스트 클록을 출력하고, 그 이외의 경우에 상기 노멀 클록을 출력하는 멀티플렉서; 그리고상기 멀티플렉서로부터 출력되는 제어 클록에 따라 동작하고, 상기 기준 전압 및 상기 출력 전압의 차이에 기초하여 상기 패스 트랜지스터 어레이를 제어하는 제어 비트를 생성하는 제어 로직을 포함하는 디지털 LDO(low drop-out) 레귤레이터
|
| 8 |
8
제7항에 있어서,상기 제어 로직은, 상기 기준 전압 및 상기 출력 전압의 차이에 기초하여 누산기 입력 신호 및 누산기 방향 신호를 생성하는 방향 제어 로직; 그리고 상기 누산기 입력 신호 및 상기 누산기 방향 신호에 기초하여 상기 제어 비트를 생성하는 누산기를 포함하고,상기 누산기 입력 신호는 상기 출력 전압을 조절하는 크기를 결정하고,상기 누산기 방향 신호는 상기 출력 전압의 증가 또는 감소를 결정하는 디지털 LDO 레귤레이터
|
| 9 |
9
제8항에 있어서,상기 클록 제어부는, 상기 방향 제어 로직에서 사용되는 내부 전압을 결정하기 위한 스위칭 신호를 생성하며, 상기 노멀 클록을 생성하는 클록 생성기; 그리고상기 기준 전압 및 상기 출력 전압의 차이와 상기 누산기 방향 신호에 기초하여 상기 클록 생성기의 동작 여부를 결정하는 내부 클록을 생성하는 트리거를 포함하는 디지털 LDO 레귤레이터
|
| 10 |
10
제9항에 있어서,상기 기준 전압 및 상기 출력 전압의 차이가 기설정된 오프셋 전압보다 큰 경우, 상기 트리거는 상기 외부 클록과 동일한 상기 내부 클록을 출력하고,상기 기준 전압 및 상기 출력 전압의 차이가 상기 오프셋 전압보다 작은 경우, 상기 트리거는 상기 내부 클록을 출력하지 않거나 로우 레벨을 가지는 상기 내부 클록을 출력하는 디지털 LDO 레귤레이터
|
| 11 |
11
제9항에 있어서,상기 기준 전압 및 상기 출력 전압의 차이가 기설정된 오프셋 전압보다 큰 경우, 상기 트리거는 노멀 모드로 동작하고,상기 기준 전압 및 상기 출력 전압의 차이가 상기 오프셋 전압보다 작은 경우, 상기 트리거는 슬립 모드로 동작하는 디지털 LDO 레귤레이터
|
| 12 |
12
제7항에 있어서,상기 자체 클록 버스트 로직은 상기 출력 전압의 하강을 검출하는 언더슈트 검출기 또는 상기 출력 전압의 상승을 검출하는 오버슈트 검출기를 포함하는 디지털 LDO 레귤레이터
|
| 13 |
13
제12항에 있어서,상기 언더슈트 검출기 또는 상기 오버슈트 검출기는 상기 전압 변동이 발생하는 시점부터 상기 출력 전압이 회복되는 시점까지 상기 멀티플렉서가 상기 버스트 클록을 출력하도록 상기 선택 신호를 생성하는 디지털 LDO 레귤레이터
|
| 14 |
14
제13항에 있어서,상기 자체 클록 버스트 로직은 기설정된 주파수에 따라 상기 버스트 클록을 생성하는 버스트 클록 생성기를 포함하고,상기 버스트 클록 생성기는 상기 선택 신호를 상기 버스트 클록의 주파수에 대응하는 특정 시간 간격에 따라 순차적으로 지연시킨 지연 신호들을 생성하고,상기 버스트 클록은 상기 지연 신호들의 논리 연산에 의해 생성되는 디지털 LDO 레귤레이터
|
| 15 |
15
제14항에 있어서,상기 버스트 클록 생성기는 복수의 인버터들을 포함하고,상기 버스트 클록의 주파수는 상기 인버터들의 지연 특성에 따라 조절되는 디지털 LDO 레귤레이터
|
| 16 |
16
제15항에 있어서,상기 버스트 클록의 클록 수는 상기 인버터들의 개수에 따라 조절되는 디지털 LDO 레귤레이터
|
