| 1 |
1
상호 보완 경로 및 상대 신호 경로에 직접 연결되고, 초기화된 제1 신호를 상기 상호 보완 경로로 출력하고, 빛에 의해 변환된 제2 신호를 상기 상대 신호 경로로출력하는 광 다이오드;상기 상호 보완 경로에 배치되어 상기 초기화된 제1 신호를 샘플링하고, 샘플링된 제1 신호를 전하(charge)로서 저장하기 위한 제1 샘플링 커패시터의 여분 전하(extra charge)를 제거하는 제1 샘플링 회로; 및상기 상대 신호 경로에 배치되어 상기 빛에 의해 변환된 제2 신호를 샘플링하고, 샘플링된 제2 신호를 전하로서 저장하기 위한 제2 샘플링 커패시터의 여분 전하를 제거하는 제2 샘플링 회로를 포함하고,상기 상호 보완 경로 및 상기 상대 신호 경로는 서로 상이한 능동 픽셀 센서
|
| 2 |
2
제1항에 있어서,상기 제1 샘플링 회로는,상기 초기화된 제1 신호를 샘플링하는 제1 샘플링 트랜지스터;상기 샘플링된 제1 신호를 저장하는 상기 제1 샘플링 커패시터;상기 제1 샘플링 커패시터의 여분 전하를 제거(clear)하는 제1 클리어 트랜지스터;상기 제1 샘플링 커패시터에 대해 소스-팔로워(source-follower) 기능을 수행하는 제1 드라이브 트랜지스터; 및선택 신호를 전달받아 상기 샘플링된 제1 신호를 신호 처리 회로로 출력하는 제1 선택 트랜지스터를 포함하는 능동 픽셀 센서
|
| 3 |
3
제2항에 있어서,상기 제2 샘플링 회로는,상기 빛에 의해 변환된 제2 신호를 샘플링하는 제2 샘플링 트랜지스터;상기 샘플링된 제2 신호를 저장하는 상기 제2 샘플링 커패시터;상기 제2 샘플링 커패시터의 여분 전하를 제거(clear)하는 제2 클리어 트랜지스터;상기 제2 샘플링 커패시터에 대해 소스-팔로워(source-follower) 기능을 수행하는 제2 드라이브 트랜지스터; 및선택 신호를 전달받아 상기 샘플링된 제2 신호를 신호 처리 회로로 출력하는 제2 선택 트랜지스터를 포함하는 능동 픽셀 센서
|
| 4 |
4
삭제
|
| 5 |
5
제3항에 있어서,리셋 전압에 응답하여 리셋 신호를 출력하는 리셋 트랜지스터(reset transistor)를 더 포함하고,상기 광 다이오드는,상기 리셋 신호에 응답하여 상기 제2 신호를 출력하는 능동 픽셀 센서
|
| 6 |
6
제5항에 있어서,상기 리셋 트랜지스터는,소스 단자가 상기 광 다이오드, 상기 제1 샘플링 트랜지스터, 및 상기 제2 샘플링 트랜지스터와 연결되는능동 픽셀 센서
|
| 7 |
7
제2항에 있어서,상기 제1 클리어 트랜지스터는,소스 단자가 상기 제1 드라이브 트랜지스터의 게이트 단자와 연결되고,드레인 단자가 상기 제1 드라이브 트랜지스터의 드레인 단자와 연결되는능동 픽셀 센서
|
| 8 |
8
제7항에 있어서,상기 제1 샘플링 커패시터는,상기 제1 클리어 트랜지스터의 소스 단자 및 상기 제1 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 9 |
9
제3항에 있어서,상기 제2 클리어 트랜지스터는,소스 단자가 상기 제2 드라이브 트랜지스터의 게이트 단자와 연결되고,드레인 단자가 상기 제2 드라이브 트랜지스터의 드레인 단자와 연결되는능동 픽셀 센서
|
| 10 |
10
제9항에 있어서,상기 제2 샘플링 커패시터는,상기 제2 클리어 트랜지스터의 소스 단자 및 상기 제2 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 11 |
11
제2항에 있어서,상기 제1 클리어 트랜지스터는,소스 단자가 접지와 연결되고,드레인 단자가 상기 제1 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 12 |
12
제11항에 있어서,상기 제1 샘플링 커패시터는,일단이 상기 제1 클리어 트랜지스터의 소스 단자 및 상기 접지와 연결되고,타단이 상기 제1 클리어 트랜지스터의 드레인 단자 및 상기 제1 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 13 |
13
제3항에 있어서,상기 제2 클리어 트랜지스터는,소스 단자가 접지와 연결되고,드레인 단자가 상기 제2 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 14 |
14
제13항에 있어서,상기 제2 샘플링 커패시터는,일단이 상기 제2 클리어 트랜지스터의 소스 단자 및 상기 접지와 연결되고,타단이 상기 제2 클리어 트랜지스터의 드레인 단자 및 상기 제2 드라이브 트랜지스터의 게이트 단자와 연결되는능동 픽셀 센서
|
| 15 |
15
제1항에 있어서,상기 샘플링된 제1 신호 및 상기 샘플링된 제2 신호를 수신하여 디지털 신호로 변환하는 신호 처리 회로를 더 포함하는 능동 픽셀 센서
|
| 16 |
16
광 다이오드가 초기화된 제1 신호를 직접 연결된 상호 보완 경로로 출력하는 단계;상기 상호 보완 경로에 배치된 제1 샘플링 회로가 상기 초기화된 제1 신호를 샘플링하는 단계;상기 제1 샘플링 회로가 샘플링된 제1 신호를 전하(charge)로서 저장하는 제1 샘플링 커패시터의 여분 전하(extra charge)를 제거하는 단계;상기 광 다이오드가 빛에 의해 변환된 제2 신호를 직접 연결된 상대 신호 경로로 출력하는 단계;상기 상대 신호 경로에 배치된 제2 샘플링 회로가 상기 빛에 의해 변환된 제2 신호를 샘플링하는 단계;상기 제2 샘플링 회로가 샘플링된 제2 신호를 전하로서 저장하는 제2 샘플링 커패시터의 여분 전하를 제거하는 단계; 및상기 샘플링된 제1 신호 및 상기 샘플링된 제2 신호를 동시에 출력하는 단계를 포함하고,상기 상호 보완 경로 및 상기 상대 신호 경로는 서로 상이한 이미지 획득 방법
|
| 17 |
17
제16항에 있어서,상기 제2 신호를 출력하는 단계는,리셋 트랜지스터의 리셋 신호에 응답하여 상기 제2 신호를 출력하는 단계를 포함하는 이미지 획득 방법
|
| 18 |
18
제16항에 있어서,상기 제1 샘플링 커패시터의 여분 전하(extra charge)를 제거하는 단계 및 상기 제2 샘플링 커패시터의 여분 전하를 제거하는 단계는,상기 동시에 출력하는 단계 이후에 수행되는 이미지 획득 방법
|
| 19 |
19
제16항에 있어서,상기 제1 샘플링 커패시터의 여분 전하(extra charge)를 제거하는 단계 및 상기 제2 샘플링 커패시터의 여분 전하를 제거하는 단계는,상기 제1 신호를 출력하는 단계 이전에 수행되는 이미지 획득 방법
|
| 20 |
20
제16항에 있어서,상기 제1 샘플링 커패시터의 여분 전하(extra charge)를 제거하는 단계는,상기 동시에 출력하는 단계 이후에 수행되고,상기 제2 샘플링 커패시터의 여분 전하를 제거하는 단계는,상기 제1 신호를 출력하는 단계 이전에 수행되는 이미지 획득 방법
|
