| 1 |
1
제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제1 스위칭 소자;상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제2 스위칭 소자;제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제3 스위칭 소자;상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제4 스위칭 소자; 및상기 제1 입력 포트와 상기 제2 입력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시키는 공유 매칭 네트워크(shared matching network)를 포함하고,상기 공유 매칭 네트워크는,상기 제1 입력 포트와 직접적으로 연결되는 제1 단 및 상기 제2 입력 포트와 직접적으로 연결되는 제2 단을 구비하는 인덕터를 포함하며,상기 공유 매칭 네트워크에 포함되는 상기 인덕터의 인덕턴스를 나타내는 L은 하기의 [수학식 1]을 만족하는 DPDT(double-pole double-throw) 스위치 회로
|
| 2 |
2
제 1 항에 있어서,상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시키며,상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시키는 것을 특징으로 하는 DPDT 스위치 회로
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서,상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 상기 오프 커패시턴스를 공진시키는 제2 공유 매칭 네트워크를 더 포함하는 것을 특징으로 하는 DPDT 스위치 회로
|
| 6 |
6
제 1 항에 있어서,상기 제1, 제2, 제3 및 제4 스위칭 소자들은 동일한 타입의 트랜지스터로 구현되며,상기 제1 및 제4 스위칭 소자들과 상기 제2 및 제3 스위칭 소자들이 상보적으로 턴 온되도록, 상기 제1 제어 신호와 상기 제2 제어 신호는 상보적으로 활성화되는 것을 특징으로 하는 DPDT 스위치 회로
|
| 7 |
7
제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제1 스위칭 소자;상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제2 스위칭 소자;제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제3 스위칭 소자;상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제4 스위칭 소자; 및상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시키는 공유 매칭 네트워크(shared matching network)를 포함하고,상기 공유 매칭 네트워크는,상기 제1 출력 포트와 직접적으로 연결되는 제1 단 및 상기 제2 출력 포트와 직접적으로 연결되는 제2 단을 구비하는 인덕터를 포함하며,상기 공유 매칭 네트워크에 포함되는 상기 인덕터의 인덕턴스를 나타내는 L은 하기의 [수학식 1]을 만족하는 DPDT(double-pole double-throw) 스위치 회로
|
| 8 |
8
제 7 항에 있어서,상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시키며,상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시키는 것을 특징으로 하는 DPDT 스위치 회로
|
