1 |
1
제1 데이터를 저장하는 제1 저장부;제2 데이터를 저장하는 제2 저장부; 및상기 제1 저장부 및 상기 제2 저장부의 출력 단자에 연결되며, 입력 매칭 신호를 수신하고, 수신한 상기 입력 매칭 신호를 출력하거나 차단하는 비교부를 포함하며,상기 비교부는 제1 비교 스위칭 소자 및 상기 제1 비교 스위칭 소자와 직렬로 연결되는 비교 인버터를 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
2 |
2
제1항에 있어서, 상기 비교 인버터는 제2 비교 스위칭 소자; 및 상기 제2 비교 스위칭 소자와 직렬로 연결되는 제3 비교 스위칭 소자를 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
3 |
3
제2항에 있어서, 상기 제1 비교 스위칭 소자는 P형 트랜지스터이고, 상기 제2 비교 스위칭 소자는 P형 트랜지스터이며, 상기 제3 비교 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
4 |
4
제3항에 있어서, 상기 제1 비교 스위칭 소자는 상기 제1 저장부 및 상기 제2 저장부의 상기 출력 단자에 연결되는 제어 전극, 전원 전압이 인가되는 입력 전극 및 상기 제2 비교 스위칭 소자의 입력 전극과 연결되는 출력 전극을 포함하고, 상기 제2 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제1 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 상기 제3 비교 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하며, 상기 제3 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제2 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 접지에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
5 |
5
제2항에 있어서, 상기 제1 비교 스위칭 소자는 N형 트랜지스터이고, 상기 제2 비교 스위칭 소자는 P형 트랜지스터이며, 상기 제3 비교 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
6 |
6
제5항에 있어서, 상기 제1 비교 스위칭 소자는 상기 제1 저장부 및 상기 제2 저장부의 상기 출력 단자에 연결되는 제어 전극, 상기 제3 비교 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지에 연결되는 출력 전극을 포함하고, 상기 제2 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 전원 전압이 인가되는 입력 전극 및 상기 제3 비교 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하며, 상기 제3 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제2 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 상기 제1 비교 스위칭 소자의 입력 전극에 상기 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리의 저장 셀
|
7 |
7
서로 연결되는 복수의 저장 셀들을 포함하고, 상기 저장 셀은제1 데이터를 저장하는 제1 저장부;제2 데이터를 저장하는 제2 저장부; 및상기 제1 저장부 및 상기 제2 저장부의 출력 단자에 연결되며, 입력 매칭 신호를 수신하고, 수신한 상기 입력 매칭 신호를 다음 저장 셀의 비교부로 전달하거나 차단하는 비교부를 포함하며,상기 비교부는 제1 비교 스위칭 소자 및 상기 제1 비교 스위칭 소자와 직렬로 연결되는 비교 인버터를 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
8 |
8
제7항에 있어서, 상기 비교 인버터는 제2 비교 스위칭 소자; 및 상기 제2 비교 스위칭 소자와 직렬로 연결되는 제3 비교 스위칭 소자를 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
9 |
9
제8항에 있어서, 상기 제1 비교 스위칭 소자는 P형 트랜지스터이고, 상기 제2 비교 스위칭 소자는 P형 트랜지스터이며, 상기 제3 비교 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 터너리 내용 주소화 메모리
|
10 |
10
제9항에 있어서, 상기 제1 비교 스위칭 소자는 상기 제1 저장부 및 상기 제2 저장부의 상기 출력 단자에 연결되는 제어 전극, 전원 전압이 인가되는 입력 전극 및 상기 제2 비교 스위칭 소자의 입력 전극과 연결되는 출력 전극을 포함하고, 상기 제2 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제1 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 상기 제3 비교 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하며, 상기 제3 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제2 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 접지에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
11 |
11
제9항에 있어서, 상기 터너리 내용 주소화 메모리는 제1 저장 셀 및 제2 저장 셀을 포함하고, 상기 제1 저장 셀의 제2 비교 스위칭 소자의 출력 전극은 상기 제2 저장 셀의 제2 비교 스위칭 소자의 제어 전극 및 제3 비교 스위칭 소자의 제어 전극에 연결되는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
12 |
12
제8항에 있어서, 상기 제1 비교 스위칭 소자는 N형 트랜지스터이고, 상기 제2 비교 스위칭 소자는 P형 트랜지스터이며, 상기 제3 비교 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 터너리 내용 주소화 메모리
|
13 |
13
제12항에 있어서, 상기 제1 비교 스위칭 소자는 상기 제1 저장부 및 상기 제2 저장부의 상기 출력 단자에 연결되는 제어 전극, 상기 제3 비교 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지에 연결되는 출력 전극을 포함하고, 상기 제2 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 전원 전압이 인가되는 입력 전극 및 상기 제3 비교 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하며, 상기 제3 비교 스위칭 소자는 상기 입력 매칭 신호가 인가되는 제어 전극, 상기 제2 비교 스위칭 소자의 상기 출력 전극에 연결되는 입력 전극 및 상기 제1 비교 스위칭 소자의 입력 전극에 상기 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
14 |
14
제12항에 있어서, 상기 터너리 내용 주소화 메모리는 제1 저장 셀 및 제2 저장 셀을 포함하고, 상기 제1 저장 셀의 제2 비교 스위칭 소자의 출력 전극은 상기 제2 저장 셀의 제2 비교 스위칭 소자의 제어 전극 및 제3 비교 스위칭 소자의 제어 전극에 연결되는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
15 |
15
제7항에 있어서, 상기 제1 저장부는 제1 스위칭 소자 및 제2 스위칭 소자를 포함하고,상기 제1 스위칭 소자는 워드 라인에 연결되는 제어 전극;제1 비트 라인에 연결되는 입력 전극; 및상기 제2 스위칭 소자의 제어 전극에 연결되는 출력 전극을 포함하며,상기 제2 스위칭 소자는 상기 제1 스위칭 소장의 상기 출력 전극에 연결되는 제어 전극;제1 비교 라인 및 제2 비교 라인 중 어느 하나에 연결되는 입력 전극; 및상기 제1 저장부의 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
16 |
16
제15항에 있어서, 상기 제2 저장부는 제3 스위칭 소자 및 제4 스위칭 소자를 포함하고,상기 제3 스위칭 소자는 상기 워드 라인에 연결되는 제어 전극;제2 비트 라인에 연결되는 입력 전극; 및상기 제4 스위칭 소자의 제어 전극에 연결되는 출력 전극을 포함하며,상기 제4 스위칭 소자는 상기 제3 스위칭 소장의 상기 출력 전극에 연결되는 제어 전극;상기 제1 비교 라인 및 상기 제2 비교 라인 중 어느 하나에 연결되는 입력 전극; 및상기 제2 저장부의 출력 단자에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 터너리 내용 주소화 메모리
|
17 |
17
제16항에 있어서, 상기 제2 스위칭 소자의 상기 출력 전극은 상기 제4 스위칭 소자의 상기 출력 전극에 연결되는 것을 특징으로 하는 터너리 내용 주소화 메모리
|