맞춤기술찾기

이전대상기술

출력 신호 폭 조절을 위한 슈미트 트리거

  • 기술번호 : KST2019025217
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 출력 신호 폭 조절을 위한 슈미트 트리거에 관한 것이다. 본 발명에 따르면, 전원단과 출력단 사이에 캐스케이드 연결된 제1 및 제2 PMOS 트랜지스터와, 소스 단이 제1 및 제2 PMOS 트랜지스터 간의 접점에 연결되고 게이트 단이 출력단과 연결된 제3 PMOS 트랜지스터와, 접지단과 출력단 사이에 캐스케이드 연결된 제1 및 제2 NMOS 트랜지스터와, 소스 단이 제1 및 제2 NMOS 트랜지스터 간의 접점에 연결되고 게이트 단이 출력단과 연결된 제3 NMOS 트랜지스터와, 제3 PMOS 트랜지스터의 드레인에 제1 전압을 공급하며 제1 전압의 조절에 따라 슈미트 트리거의 하위 및트리거 전압 중 하위 트리거 전압을 변경하는 제1 전압 조절부, 및 제3 NMOS 트랜지스터의 드레인에 제2 전압을 공급하며 제2 전압의 조절에 따라 상위 트리거 전압을 변경하는 제2 전압 조절부를 포함하며, 제1 및 제2 PMOS 트랜지스터와, 제1 및 제2 NMOS 트랜지스터의 각각의 게이트 단에 공통의 입력 신호가 입력되는 출력 신호 폭 조절을 위한 슈미트 트리거를 제공한다.본 발명에 따르면, 집적회로의 제작 후에도 상위 및 하위 트리거 전압의 변경을 통하여 출력 신호의 폭을 조절할 수 있어 집적회로의 특성상 발생할 수 있는 기생 캐패시턴스 및 인덕턴스의 영향으로 발생하는 오차를 해결할 수 있으며 출력 신호를 완벽하게 복구할 수 있는 이점이 있다.
Int. CL H03K 3/3565 (2006.01.01) H04L 27/22 (2006.01.01) H01L 29/739 (2006.01.01)
CPC H03K 3/3565(2013.01) H03K 3/3565(2013.01) H03K 3/3565(2013.01)
출원번호/일자 1020160038348 (2016.03.30)
출원인 숭실대학교산학협력단
등록번호/일자 10-1781740-0000 (2017.09.19)
공개번호/일자
공고번호/일자 (20170925) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.03.30)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 숭실대학교산학협력단 대한민국 서울특별시 동작구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신후영 대한민국 인천광역시 부평구
2 이창현 대한민국 서울특별시 강북구
3 문동우 대한민국 서울특별시 관악구
4 김혜준 대한민국 인천광역시 부평구
5 이아람 대한민국 인천광역시 부평구
6 최화영 대한민국 서울특별시 중구
7 김현희 대한민국 서울특별시 중구
8 박창근 대한민국 경기도 광명시 광덕산로 **,

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인태백 대한민국 서울 금천구 가산디지털*로 *** 이노플렉스 *차 ***호

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사이노탑 광주광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.03.30 수리 (Accepted) 1-1-2016-0305901-98
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.08.04 수리 (Accepted) 4-1-2016-5110636-51
3 선행기술조사의뢰서
Request for Prior Art Search
2016.11.10 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2017.02.10 수리 (Accepted) 9-1-2017-0003737-99
5 의견제출통지서
Notification of reason for refusal
2017.03.02 발송처리완료 (Completion of Transmission) 9-5-2017-0158656-72
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.04.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0394024-60
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.04.21 수리 (Accepted) 1-1-2017-0394023-14
8 최후의견제출통지서
Notification of reason for final refusal
2017.06.26 발송처리완료 (Completion of Transmission) 9-5-2017-0442255-17
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.06.28 보정승인 (Acceptance of amendment) 1-1-2017-0620538-17
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.06.28 수리 (Accepted) 1-1-2017-0620539-52
11 등록결정서
Decision to grant
2017.09.18 발송처리완료 (Completion of Transmission) 9-5-2017-0651974-62
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
출력 신호 폭 조절을 위한 슈미트 트리거에 있어서,전원단과 출력단 사이에 캐스케이드 연결된 제1 및 제2 PMOS 트랜지스터;소스 단이 상기 제1 및 제2 PMOS 트랜지스터 간의 접점에 연결되고 드레인 단이 접지단에 연결되며 게이트 단이 상기 출력단과 연결된 제3 PMOS 트랜지스터;상기 접지단과 상기 출력단 사이에 캐스케이드 연결된 제1 및 제2 NMOS 트랜지스터;소스 단이 상기 제1 및 제2 NMOS 트랜지스터 간의 접점에 연결되고 드레인 단이 상기 전원단에 연결되며 게이트 단이 상기 출력단과 연결된 제3 NMOS 트랜지스터; 및상기 제1 및 제2 PMOS 트랜지스터 중 선택된 하나의 PMOS 트랜지스터의 게이트에 바이어스 전압을 공급하며 상기 바이어스 전압의 조절에 따라 슈미트 트리거의 하위 및 상위 트리거 전압 중 하위 트리거 전압을 변경하는 전압 조절부를 포함하며,상기 제1 및 제2 NMOS 트랜지스터와, 나머지 하나의 PMOS 트랜지스터에 대한 각각의 게이트 단에 공통의 입력 신호가 입력되며,상기 전압 조절부는,상기 바이어스 전압을 감소시키면 상기 선택된 트랜지스터의 턴 온 동작이 빨라지게 되어 상기 하위 트리거 전압을 상승시키고, 상기 바이어스 전압을 증가시키면 상기 선택된 트랜지스터의 턴 온 동작이 느려지게 되어 상기 하위 트리거 전압을 하강시키며,상기 슈미트 트리거는,상기 출력단에 출력된 출력 신호와 상기 입력 신호 간의 듀티를 비교하고, 상기 비교 결과를 기초로 상기 출력 신호의 듀티를 증가 또는 감소시키기 위한 제어 신호를 상기 전압 조절부로 전송하는 제어부를 더 포함하며,상기 제어부는,상기 출력 신호의 듀티가 상기 입력 신호의 듀티보다 크면, 상기 출력 신호의 듀티가 낮아지도록 상기 바이어스 전압을 감소시키는 제어 신호를 상기 전압 조절부로 전송하고, 상기 출력 신호의 듀티가 상기 입력 신호의 듀티보다 작으면, 상기 출력 신호의 듀티가 높아지도록 상기 바이어스 전압을 증가시키는 제어 신호를 상기 전압 조절부로 전송하는 출력 신호 폭 조절을 위한 슈미트 트리거
6 6
삭제
7 7
출력 신호 폭 조절을 위한 슈미트 트리거에 있어서,전원단과 출력단 사이에 캐스케이드 연결된 제1 및 제2 PMOS 트랜지스터;소스 단이 상기 제1 및 제2 PMOS 트랜지스터 간의 접점에 연결되고 드레인 단이 접지단에 연결되며 게이트 단이 상기 출력단과 연결된 제3 PMOS 트랜지스터;상기 접지단과 상기 출력단 사이에 캐스케이드 연결된 제1 및 제2 NMOS 트랜지스터;소스 단이 상기 제1 및 제2 NMOS 트랜지스터 간의 접점에 연결되고 드레인 단이 상기 전원단에 연결되며 게이트 단이 상기 출력단과 연결된 제3 NMOS 트랜지스터; 및상기 제1 및 제2 NMOS 트랜지스터 중 선택된 하나의 NMOS 트랜지스터의 게이트에 바이어스 전압을 공급하며 상기 바이어스 전압의 조절에 따라 슈미트 트리거의 하위 및 상위 트리거 전압 중 상위 트리거 전압을 변경하는 전압 조절부를 포함하며,상기 제1 및 제2 PMOS 트랜지스터와, 나머지 하나의 NMOS 트랜지스터에 대한 각각의 게이트 단에 공통의 입력 신호가 입력되며,상기 전압 조절부는,상기 바이어스 전압을 감소시키면 상기 선택된 트랜지스터의 턴 온 동작이 느려지게 되어 상기 상위 트리거 전압을 상승시키고, 상기 바이어스 전압을 증가시키면 상기 선택된 트랜지스터의 턴 온 동작이 빨라지게 되어 상기 상위 트리거 전압을 하강시키며,상기 슈미트 트리거는,상기 출력단에 출력된 출력 신호와 상기 입력 신호 간의 듀티를 비교하고, 상기 비교 결과를 기초로 상기 출력 신호의 듀티를 증가 또는 감소시키기 위한 제어 신호를 상기 전압 조절부로 전송하는 제어부를 더 포함하며,상기 제어부는,상기 출력 신호의 듀티가 상기 입력 신호의 듀티보다 크면, 상기 출력 신호의 듀티가 낮아지도록 상기 바이어스 전압을 감소시키는 제어 신호를 상기 전압 조절부로 전송하고, 상기 출력 신호의 듀티가 상기 입력 신호의 듀티보다 작으면, 상기 출력 신호의 듀티가 높아지도록 상기 바이어스 전압을 증가시키는 제어 신호를 상기 전압 조절부로 전송하는 출력 신호 폭 조절을 위한 슈미트 트리거
8 8
삭제
9 9
삭제
10 10
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.