1 |
1
입력 신호가 복수의 지연셀을 순차적으로 통과하는 동안, DCO(디지털 제어 발진기) 클록 신호를 이용하여 각 지연셀에서 상기 입력 신호의 상승 에지 및 하강 에지를 검출하고, 상기 상승 에지 및 하강 에지의 위치를 카운팅 한 카운트 신호를 생성하며, 상기 입력 신호가 상기 DCO 클록 신호에 따라 샘플링 된 샘플링 데이터를 출력하는 지연선로 위상 주파수 검출기, 상기 카운트 신호와 기 설정된 매개변수를 이용하여 DCO 클록 신호의 주파수를 제어하기 위한 DCO 제어 신호를 생성하는 디지털 루프 필터, 상기 DCO 제어 신호에 따라 출력 주파수를 조절하여 상기 DCO 클록 신호를 생성하는 디지털 제어 발진기, 기 설정된 기준 인자에 따라 상기 DCO 클록 신호의 주파수를 변환하는 프로그래머블 분주기, 상기 프로그래머블 분주기에서 출력된 DCO 클록 신호를 이용하여 복수의 샘플링 데이터를 저장하고, 상기 복수의 샘플링 데이터를 기 저장된 프리앰블과 비교하여 분주율을 생성하는 분주 인자 생성기, 그리고 상기 분주율에 따라 상기 DCO 클록 신호를 분주하여 복원 클록 신호를 출력하는 클록 분주기를 포함하며,상기 지연선로 위상 주파수 검출기는, 상기 프로그래머블 분주기에서 출력된 DCO 클록 신호를 이용하여 상기 상승 에지 및 하강 에지를 검출하는 디지털 클록 데이터 복원 장치
|
2 |
2
제1항에 있어서, 상기 지연선로 위상 주파수 검출기는, 상기 입력 신호가 통과하는 복수의 지연셀이 직렬로 연결된 지연 선로, 상기 복수의 지연셀의 출력단에 각각 연결되며, 연결된 지연셀의 출력 신호와 상기 DCO 클록 신호를 이용하여 DFF(D-Flip Flop) 신호를 생성하는 복수의 D 플립플롭, 그리고 상기 DFF 신호를 이용하여 상기 입력 신호의 상승 에지 및 하강 에지를 검출하고, 상기 상승 에지 및 하강 에지의 위치를 카운팅하여 상기 카운트 신호를 생성하는 카운터부를 포함하는 디지털 클록 데이터 복원 장치
|
3 |
3
제2항에 있어서, 상기 카운터부는, 이웃한 상기 DFF 신호가 ‘10’이면 상기 하강 에지로 판단하고 이웃한 상기 DFF 신호가 ‘01’이면 상기 상승 에지로 판단하여 상기 입력 신호의 상승 에지 및 하강 에지의 지연셀에서의 위치를 검출하는 디지털 클록 데이터 복원 장치
|
4 |
4
제2항에 있어서, 상기 지연선로 위상 주파수 검출기는, 상기 복수의 지연셀 중 중앙에 위치한 지연셀의 출력단과 연결된 D 플립플롭의 DFF 신호를 동기화를 위한 잠금 과정에서 상기 분주 인자 생성기로 출력하고 동기화 이후에는 호스트(host)로 출력하는 디지털 클록 데이터 복원 장치
|
5 |
5
제1항에 있어서, 상기 분주 인자 생성기는, 서로 다른 분주값을 가지는 DCO 클록 신호에 대응하여 동작하되, 상기 복수의 샘플링 데이터를 저장하는 복수의 시프트 레지스터, 그리고 기 저장된 프리앰블과 상기 복수의 샘플링 데이터의 일치 여부를 판단하고, 상기 샘플링 데이터 중 상기 기 저장된 프리앰블과의 일치 횟수가 설정값 이상이면 해당 샘플링 데이터에 대응하는 분주값으로 상기 분주율을 생성하는 제어부를 포함하는 디지털 클록 데이터 복원 장치
|
6 |
6
제1항에 있어서, PVT 변이에 따른 상기 디지털 제어 발진기의 동작 오차가 반영된 PVT 클록 신호의 주파수와 기준 클록 신호의 주파수를 비교하여 주파수 차이를 판단하며, 상기 판단된 주파수 차이에 따른 주파수 보정 신호를 생성하는 3단 위상 주파수 검출기(3SPFD)를 더 포함하는 디지털 클록 데이터 복원 장치
|
7 |
7
제6항에 있어서, 상기 주파수 보정 신호는, 상기 프로그래머블 분주기의 분주율을 낮추는 제1 보정 신호, 상기 DCO 클록 신호의 주파수를 낮추는 UP 신호, 상기 프로그래머블 분주기의 분주율을 높이는 제2 보정 신호, 그리고 상기 DCO 클록 신호의 주파수를 높이는 DOWN 신호를 포함하는 디지털 클록 데이터 복원 장치
|