| 1 |
1
삭제
|
| 2 |
2
첫 번째 단은 이중채널로 구현되는 제1 SAR ADC와 제2 SAR ADC가 비동기 SAR 로직과 DAC를 각각 포함하고 제1 비교기를 공유하도록 형성되고, 두 번째 단은 이중채널로 구현되는 제3 SAR ADC와 제4 SAR ADC가 비동기 SAR 로직과 DAC를 각각 포함하고 제2 비교기를 공유하도록 형성되고, 상기 첫 번째 단과 상기 두 번째 단 사이에 위치하고, 상기 제1 SAR ADC와 상기 제2 SAR ADC 중에서 선택된 SAR ADC의 잔류전압 증폭을 수행하는 잔류전압 증폭기 및,클록 신호를 생성하는 클록 타이밍 회로부를 포함하고,상기 제1 비교기는 상기 클록 신호, 상기 클록 신호를 소정 시간 지연한 클록 지연 신호 및 상기 제1 비교기의 동작 완료에 대응하는 준비 신호를 입력받아 상기 제1 비교기의 준안정 상태를 감지하고, 상기 제1 비교기의 준안정 상태를 감지하면 상기 제1 비교기가 미리 정해진 출력을 내보내고 다음 동작을 수행하게 하는 감지 신호를 출력하는 제1 감지 회로부를 포함하는 것을 특징으로 하는 이중채널 비동기 파이프라인 SAR ADC
|
| 3 |
3
첫 번째 단은 이중채널로 구현되는 제1 SAR ADC와 제2 SAR ADC가 비동기 SAR 로직과 DAC를 각각 포함하고 제1 비교기를 공유하도록 형성되고, 두 번째 단은 이중채널로 구현되는 제3 SAR ADC와 제4 SAR ADC가 비동기 SAR 로직과 DAC를 각각 포함하고 제2 비교기를 공유하도록 형성되고, 상기 첫 번째 단과 상기 두 번째 단 사이에 위치하고, 상기 제1 SAR ADC와 상기 제2 SAR ADC 중에서 선택된 SAR ADC의 잔류전압 증폭을 수행하는 잔류전압 증폭기 및,클록 신호를 생성하는 클록 타이밍 회로부를 포함하고,상기 제2 비교기는 상기 클록 신호, 상기 클록 신호를 소정 시간 지연한 클록 지연 신호 및 상기 제2 비교기의 동작 완료에 대응하는 준비 신호를 입력받아 상기 제2 비교기의 준안정 상태를 감지하고, 상기 제2 비교기의 준안정 상태를 감지하면 상기 제2 비교기가 미리 정해진 출력을 내보내고 다음 동작을 수행하게 하는 감지 신호를 출력하는 제2 감지 회로부를 포함하는 것을 특징으로 하는 이중채널 비동기 파이프라인 SAR ADC
|
| 4 |
4
제 2 항 또는 제 3 항에서,상기 제3 SAR ADC 및 상기 제4 SAR ADC는,샘플링된 입력 신호의 상위 비트를 결정하는 커패시터열과, 상기 샘플링된 입력 신호의 하위 비트를 결정하는 저항열을 각각 포함하는 커패시터-저항 하이브리드 DAC를 각각 포함하고,상기 저항열은,공통모드전압 입력단에 일단이 스위칭 소자에 의해 연결되는 제1 저항, 상기 공통모드전압 입력단, 제1 기준전압 입력단 및 제2 기준전압 입력단에 각각 스위칭 소자에 의해 일단이 연결되는 제2 저항 및 제3 저항,상기 제2 저항 및 상기 제3 저항을 연결하는 제4 저항을 포함하고,상기 제1 저항, 상기 제2 저항 및 상기 제3 저항은 상기 제4 저항보다 2배의 저항값을 가지는 것을 특징으로 하는 이중채널 비동기 파이프라인 SAR ADC
|
| 5 |
5
제 4 항에서,상기 커패시터-저항 하이브리드 DAC는상기 샘플링된 입력 신호를 상기 공통모드전압과 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 이중채널 비동기 파이프라인 SAR ADC
|
| 6 |
6
비동기 SAR 로직과 DAC를 포함하는 SAR ADC,상기 DAC에서 출력된 전압을 소정의 기준 전압과 비교한 비교 결과를 상기 SAR 로직으로 출력하는 비교기, 그리고상기 비교기의 동작을 위한 클록 신호를 생성하는 클록 타이밍 회로부를 포함하고,상기 비교기는,상기 클록 신호, 상기 클록 신호를 소정 시간 지연한 클록 지연 신호 및 상기 비교기의 동작 완료에 대응하는 준비 신호를 입력받아 상기 비교기의 준안정 상태를 감지하고, 상기 비교기의 준안정 상태를 감지하면 상기 비교기가 미리 정해진 출력을 내보내고 다음 동작을 수행하게 하는 감지 신호를 출력하는 감지 회로부를 포함하는 것을 특징으로 하는 SAR ADC
|
| 7 |
7
제 6 항에서,상기 DAC는,샘플링된 입력 신호의 상위 비트를 결정하는 커패시터열과, 상기 샘플링된 입력 신호의 하위 비트를 결정하는 저항열을 각각 포함하고,상기 저항열은,공통모드전압 입력단에 일단이 스위칭 소자에 의해 연결되는 제1 저항, 상기 공통모드전압 입력단, 제1 기준전압 입력단 및 제2 기준전압 입력단에 각각 스위칭 소자에 의해 일단이 연결되는 제2 저항 및 제3 저항,상기 제2 저항 및 상기 제3 저항을 연결하는 제4 저항을 포함하고,상기 제1 저항, 상기 제2 저항 및 상기 제3 저항은 상기 제4 저항보다 2배의 저항값을 가지는 것을 특징으로 하는 SAR ADC
|
| 8 |
8
제 7항에서,상기 DAC는상기 샘플링된 입력 신호를 상기 공통모드전압과 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 SAR ADC
|
