| 1 |
1
상호 이격되고 반대 극성을 가지는 제1 및 제2 타입의 도핑영역들을 형성한 반도체 기판;상기 제1 타입의 도핑영역의 일단에서 형성되고 상기 제2 타입의 도핑영역을 언더랩하는 제1 게이트; 및상기 제1 게이트와 동일 평면에서 이격되게 배치되며, 상기 제2 타입의 도핑영역의 일단에서 형성되고 상기 제1 타입의 도핑영역을 언더랩하는 제2 게이트를 포함하며,상기 제1 및 제2 게이트들은 상기 제1 및 제2 타입의 도핑영역들과 동일 수평면 상에 배치되어 구동 전압이 인가되면 상기 제1 및 제2 게이트들 간의 수평면 상에 이중층(bilayer)의 터널링 채널을 형성시키는 터널링 전계효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 제1 및 제2 게이트들은서로 다른 극성을 가지는 구동 전압들을 각각 인가받아 상기 제1 및 제2 게이트들 간의 터널링 채널을 형성시키는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
| 3 |
3
제2항에 있어서, 상기 제1 및 제2 게이트들은상기 제1 및 제2 타입의 도핑영역들에 의해 형성된 제1 및 제2 타입의 채널들을 통해 수평면 상에 이중층(bilayer)을 형성하여 상기 터널링 채널을 형성시키는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 제1 및 제2 게이트들 각각은게이트 절연막을 통해 상기 제1 또는 제2 타입의 도핑영역과 절연되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
| 5 |
5
제1항에 있어서, 상기 제1 및 제2 게이트들 각각은동일 또는 다른 물질을 통해 구현되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
| 6 |
6
(a) 상호 이격되고 반대 극성을 가지는 제1 및 제2 타입의 도핑영역들을 형성한 반도체 기판을 형성하는 단계; 및(b) 상기 제1 타입의 도핑영역의 일단에 형성되고 상기 제2 타입의 도핑영역을 언더랩하는 제1 게이트와 상기 제1 게이트와 동일 평면에서 이격되게 배치되며 상기 제2 타입의 도핑영역의 일단에 형성되고 상기 제1 타입의 도핑영역을 언더랩하는 제2 게이트를 형성하는 단계를 포함하고,상기 (b) 단계는 상기 제1 및 제2 게이트들을 상기 제1 및 제2 타입의 도핑영역들과 동일 수평면 상에 배치하여 구동 전압이 인가되면 상기 제1 및 제2 게이트들 간의 수평면 상에 이중층(bilayer)의 터널링 채널이 형성되도록 하는 단계를 포함하는 터널링 전계효과 트랜지스터의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 (a) 단계는확산(Diffusion) 공정 또는 이온 주입(Ion Implantation) 공정을 통한 동종접합 또는 에피택시 성장(Epitaxial Growth) 공정을 통한 이종접합으로 상기 제1 및 제2 타입의 도핑영역들을 형성하는 단계를 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 8 |
8
제6항에 있어서, 상기 (b) 단계는상기 제1 타입의 도핑영역의 일부와 상기 제1 타입의 도핑영역과 대향하는 상기 제2 타입의 도핑영역의 일부를 식각하는 단계를 포함하는 터널링 전계효과 트랜지스터의 제조방법
|
| 9 |
9
제8항에 있어서, 상기 (b) 단계는상기 식각된 제1 및 제2 타입의 도핑영역들의 일부들에 상기 제1 및 제2 게이트들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 10 |
10
제9항에 있어서, 상기 (b) 단계는상기 제1 및 제2 게이트들의 형성 공간을 제외한 상기 반도체 기판의 테두리를 식각하여 상기 식각된 테두리에 관해 STI(Shallow Trench Isolation) 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 11 |
11
제6항에 있어서, 상기 제1 및 제2 타입의 도핑영역들과 상기 제1 및 제2 게이트들은동시에 생성되거나 또는 순차적으로 생성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 12 |
12
제6항에 있어서, 상기 제1 및 제2 게이트들은동일 물질 또는 이종 물질로 형성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 13 |
13
제6항에 있어서, 상기 (a) 단계는상기 제1 및 제2 타입의 도핑영역들의 형성 공간을 제외한 상기 반도체 기판의 테두리를 식각하여 상기 식각된 테두리에 관해 STI 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 14 |
14
제13항에 있어서, 상기 (a) 단계는상기 제1 및 제2 타입의 도핑영역들의 형성 공간에 상기 제1 및 제2 타입의 도핑영역들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 15 |
15
제6항에 있어서, 상기 (b) 단계는STI 영역 안쪽에서 상호 대향하여 배치된 상기 제1 타입의 도핑영역의 일부와 상기 제2 타입의 도핑영역의 일부를 식각하는 단계를 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 16 |
16
제15항에 있어서, 상기 (b) 단계는상기 식각된 제1 및 제2 타입의 도핑영역들의 일부들에 상기 제1 및 제2 게이트들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 17 |
17
제16항에 있어서, 상기 제1 및 제2 타입의 도핑영역들과 상기 제1 및 제2 게이트들은동시에 생성되거나 또는 순차적으로 생성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
| 18 |
18
제16항에 있어서, 상기 제1 및 제2 게이트들은동일 물질 또는 이종 물질로 형성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법
|
