1 |
1
반도체 기판;상기 반도체 기판 상에 형성되고 동일 평면에서 상호 이격된 제1 및 제2 타입의 도핑영역들;상기 제1 및 제2 타입의 도핑영역들 중 하나의 일부로부터 연장된 도핑연장영역 및 다른 하나의 도핑영역과 상기 도핑연장영역에 접촉된 진성영역을 포함하고, 가장 하부에 위치하는 채널은 그 하면이 상기 반도체 기판의 상면에 접촉하여 형성되는 복수의 채널들; 및상기 도핑연장영역 상에 형성되고 상기 진성영역과 접촉되어 상기 복수의 채널들 상의 일부에 형성된 게이트를 포함하는 터널링 전계효과 트랜지스터
|
2 |
2
제1항에 있어서, 상기 도핑연장영역은상기 하나의 도핑영역보다 얇은 두께로 형성되고, 상기 하나의 일부로부터 상기 다른 하나의 도핑영역을 향해 수평적으로 연장되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
3 |
3
제1항에 있어서, 상기 도핑연장영역은직방형 또는 기둥 형상으로 형성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
4 |
4
제1항에 있어서, 상기 도핑연장영역은그 하면이 상기 반도체 기판의 절연층과 접촉된 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
5 |
5
제4항에 있어서, 상기 진성영역은상기 절연층과 접촉되지 않은 상기 도핑연장영역의 적어도 일부를 감싸며 상기 도핑연장영역에 접촉된 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
6 |
6
제1항에 있어서, 상기 게이트는구동 전압을 인가 받아 상기 도핑연장영역과 상기 진성영역 간에 터널링 전류를 발생시키는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
7 |
7
제1항에 있어서, 상기 진성영역은불순물을 도핑하지 않은 진성(intrinsic) 반도체로 형성되거나, 제1 타입 또는 제2 타입의 불순물이 상기 하나의 도핑영역보다 약하게 도핑되어 형성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
8 |
8
제1항에 있어서, 상기 도핑연장영역은그 하면이 상기 반도체 기판의 절연층과 접촉되지 않고 특정 거리 이상 떨어져 형성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
9 |
9
제8항에 있어서,상기 진성영역은 상기 도핑연장영역의 모든 면들 각각의 적어도 일부를 감싸며 상기 도핑연장영역에 접촉되고,상기 게이트는 상기 진성영역 상의 일부를 감싸며 상기 진성영역과 상기 반도체 기판에 접촉된 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
10 |
10
제1항에 있어서,상호 이격된 복수의 채널들이 상기 게이트를 통해 수직적으로 적층되는 구조를 가지는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
11 |
11
제10항에 있어서, 상기 복수의 채널들 각각의 도핑연장영역은 상기 제1 및 제2 타입의 도핑영역들 중 하나의 서로 다른 일부로부터 수평적으로 연장되고,상기 진성영역은 상기 복수의 채널들 각각의 도핑연장영역의 적어도 일부에 접촉된 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
12 |
12
제11항에 있어서, 상기 게이트는상기 진성영역 상에 형성되어 상기 진성영역 상의 일부를 감싸고 수직적으로 연장되는 것을 특징으로 하는 터널링 전계효과 트랜지스터
|
13 |
13
삭제
|
14 |
14
반도체 기판 상에 형성되고 동일 평면에서 상호 이격된 제1 및 제2 타입의 도핑영역들;상기 제1 및 제2 타입의 도핑영역들 중 하나의 일부로부터 연장된 도핑연장영역 및 다른 하나의 도핑영역과 상기 도핑연장영역에 접촉된 진성영역을 포함하며 수직적으로 적층되는 구조를 가지며, 가장 하부에 위치하는 채널은 그 하면이 상기 반도체 기판의 상면에 접촉하여 형성되는 복수의 채널들; 및상기 도핑연장영역 상에 형성되고 상기 진성영역과 접촉되어 상기 복수의 채널들 상의 일부에 형성된 게이트를 포함하는 터널링 전계효과 트랜지스터
|