| 1 |
1
N 개(상기 N은 자연수)의 디지털 비트들을 수신하고 복수의 저항들과 커패시터들을 각각 포함하는 제1 및 제2 서브 디지털-아날로그 변환기들을 통해 제1 아날로그 전압을 출력하고, 상기 제1 또는 제2 서브 디지털-아날로그 변환기는 복수의 리던던시 저항들 또는 복수의 리던던시 캐패시터들을 더 포함하여 상기 제1 아날로그 전압을 생성하고 제2 아날로그 전압을 샘플링하는 디지털-아날로그 변환부;상기 제1 아날로그 전압과 제2 아날로그 전압을 비교하여 비교 결과를 제공하는 비교기; 및상기 비교 결과를 수신하여 상기 N 개의 디지털 비트들과 에러 발생률을 최소화시키기 위한 k 개(상기 k는 자연수)의 리던던시 디지털 비트를 결정하는 SAR 부를 포함하는 축차 비교형 아날로그-디지털 변환기(Successive Approximation Register Analog Digital Converter)
|
| 2 |
2
제1항에 있어서, 상기 제1 서브 디지털-아날로그 변환기는상기 비교기의 제1 입력단과 연결된 제1 샘플링 캐패시터와 연결되어 (m + n) 개(상기 m과 n은 자연수)의 디지털 비트들에 해당하는 상기 N 개의 디지털 비트들 중 상기 m 개의 상위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 3 |
3
제2항에 있어서, 상기 제2 서브 디지털-아날로그 변환기는상기 비교기의 제2 입력단과 연결된 제2 샘플링 캐패시터와 연결되어 상기 n 개의 하위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 4 |
4
제3항에 있어서, 상기 SAR 부는상기 제1 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제2 입력단에 기준전압으로서 인가된 상기 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 m 개의 상위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 5 |
5
제4항에 있어서, 상기 SAR 부는상기 제2 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제1 입력단에 인가된 상기 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 n 개의 하위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서, 상기 비교기는상기 제1 아날로그 전압과 제2 아날로그 전압 간의 차이를 증폭하여 출력하는 프리-앰프; 및상기 프리-앰프의 출력단과 연결되어 상기 증폭된 출력을 기초로 0 또는 1의 디지털 신호를 출력하는 컴퍼레이터를 포함하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 8 |
8
제1항에 있어서, 상기 제1 서브 디지털-아날로그 변환기는상기 비교기의 제1 입력단과 상기 제2 서브 디지털-아날로그 변환기를 통해 연결되어 상기 N 개의 디지털 비트들 중 m 개의 상위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 9 |
9
제8항에 있어서, 상기 제2 서브 디지털-아날로그 변환기는일단에서 상기 제1 서브 디지털-아날로그 변환기의 출력단과 연결되고 다른 일단에서 상기 비교기의 제1 입력단과 연결되어 n 개의 하위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 10 |
10
제9항에 있어서, 상기 SAR 부는상기 제1 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제2 입력단에 인가된 상기 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 m 개의 상위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 11 |
11
제10항에 있어서, 상기 SAR 부는상기 제2 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제2 입력단에 기준전압으로서 인가된 상기 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 n 개의 하위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
| 12 |
12
축차 비교형 아날로그-디지털 변환기(Successive Approximation Register Analog Digital Converter)에 의해 수행되는 축차 비교형 아날로그-디지털 변환 방법에 있어서,(a) 입력 전압을 샘플링하는 단계;(b) N 개(상기 N은 자연수)의 디지털 비트들을 수신하고 복수의 저항들과 커패시터들을 각각 포함하는 제1 및 제2 서브 디지털-아날로그 변환기들을 통해 제1 아날로그 전압을 출력하고, 상기 제1 또는 제2 서브 디지털-아날로그 변환기는 복수의 리던던시 저항들 또는 복수의 리던던시 캐패시터들을 더 포함하여 상기 제1 아날로그 전압을 생성하고 제2 아날로그 전압을 샘플링하는 단계;(c) 상기 제1 아날로그 전압과 제2 아날로그 전압(상기 제2 아날로그 전압은 상기 입력 전압에 해당함)을 비교하여 비교 결과를 제공하는 단계; 및(d) 상기 비교 결과를 수신하여 상기 N 개의 디지털 비트들과 에러 발생률을 최소화시키기 위한 k 개(상기 k는 자연수)의 리던던시 디지털 비트를 결정하는 단계를 포함하는 축차 비교형 아날로그-디지털 변환 방법
|
| 13 |
13
복수의 이미지 센서 픽셀 스트링들로 구성된 이미지 센서 픽셀 어레이; 및상기 복수의 이미지 센서 픽셀 스트링들에 공통되고 복수의 저항들을 포함하는 제1 서브 디지털-아날로그 변환기와 각각이 상기 복수의 이미지 센서 픽셀 스트링들에 독립되고 복수의 커패시터들을 포함하는 복수의 제2 서브 디지털-아날로그 변환기들로 구성된 축차 비교형 아날로그-디지털 변환기를 포함하되상기 제1 또는 제2 서브 디지털-아날로그 변환기는 복수의 리던던시 저항들 또는 리던던시 캐패시터들을 더 포함하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서
|
| 14 |
14
제13항에 있어서, 상기 축차 비교형 아날로그-디지털 변환기는컬럼 각각의 아날로그-디지털 변환 과정에서 컬럼수 미만으로 배치된 상기 제1 서브 디지털-아날로그 변환기를 공유하여 상기 컬럼 각각의 m 개(상기 m은 자연수)의 상위 비트들을 결정하고, 상기 컬럼수로 배치된 상기 복수의 제2 서브 디지털-아날로그 변환기들을 통해 상기 컬럼 각각의 n 개(상기 n은 자연수)의 하위 비트들을 결정하는 것을 특징으로 하는 CMOS 이미지 센서
|
| 15 |
15
복수의 이미지 센서 픽셀 스트링들로 구성된 이미지 센서 픽셀 어레이; 및각각이 상기 복수의 이미지 센서 픽셀 스트링들에 독립되고 복수의 저항들을 포함하는 복수의 제1 서브 디지털-아날로그 변환기들과 상기 복수의 이미지 센서 픽셀 스트링들에 공통되고 복수의 커패시터들을 포함하는 제2 서브 디지털-아날로그 변환기로 구성된 축차 비교형 아날로그-디지털 변환기를 포함하되상기 제1 또는 제2 서브 디지털-아날로그 변환기는 복수의 리던던시 저항들 또는 리던던시 캐패시터들을 더 포함하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서
|
| 16 |
16
제15항에 있어서, 상기 축차 비교형 아날로그-디지털 변환기는컬럼 각각의 아날로그-디지털 변환 과정에서 컬럼수로 배치된 상기 복수의 제1 서브 디지털-아날로그 변환기들을 통해 상기 컬럼 각각의 m 개(상기 m은 자연수)의 상위 비트들을 결정하고, 상기 컬럼수 미만으로 배치된 상기 제2 서브 디지털-아날로그 변환기를 공유하여 상기 컬럼 각각의 n 개(상기 n은 자연수)의 하위 비트들을 결정하는 것을 특징으로 하는 CMOS 이미지 센서
|
