1 |
1
N 개(상기 N은 자연수)의 디지털 비트들을 수신하고, 복수의 저항들을 포함하는 제1 서브 디지털-아날로그 변환기 또는 복수의 커패시터들 및 저항들 각각을 포함하는 제2 및 제3 서브 디지털-아날로그 변환기들을 통해 제1 아날로그 전압을 출력하는 디지털-아날로그 변환부;상기 제1 아날로그 전압과 입력 전압에 해당하는 제2 아날로그 전압을 비교하여 비교 결과를 제공하는 비교기; 및상기 비교 결과를 수신하여 상기 N 개의 디지털 비트들을 결정하는 SAR 부를 포함하고,상기 제1 서브 디지털-아날로그 변환기는 상기 비교기의 제1 입력단과 연결된 제1 샘플링 캐패시터와 연결되어 (m + n + j) 개(상기 m, n 및 j은 자연수)의 디지털 비트들에 해당하는 상기 N 개의 디지털 비트들 중 상기 m 개의 상위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기(Successive Approximation Register Analog Digital Converter)
|
2 |
2
삭제
|
3 |
3
제1항에 있어서, 상기 제2 서브 디지털-아날로그 변환기는상기 비교기의 제2 입력단과 연결되어 상기 N 개의 디지털 비트들 중 상기 n 개의 중위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
4 |
4
제3항에 있어서, 상기 제3 서브 디지털-아날로그 변환기는상기 제2 서브 디지털-아날로그 변환기의 입력단과 연결되어 상기 제2 서브 디지털-아날로그 변환기를 통해 상기 N 개의 디지털 비트들 중 상기 j 개의 하위 비트들을 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
5 |
5
제1항에 있어서, 상기 SAR 부는상기 제1 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제2 입력단에 샘플링된 제2 아날로그 전압 간의 비교 결과를 기초로 상기 m 개의 상위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
6 |
6
제5항에 있어서, 상기 SAR 부는상기 제2 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제1 입력단에 샘플링된 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 n 개의 중위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
7 |
7
제6항에 있어서, 상기 SAR 부는상기 제3 서브 디지털-아날로그 변환기를 통해 생성된 제1 아날로그 전압과 상기 비교기의 제1 입력단에 샘플링된 제2 아날로그 전압 간의 비교 결과를 수신하여 상기 j 개의 하위 비트들을 순차적으로 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
8 |
8
제1항에 있어서,상기 제2 및 제3 서브 디지털-아날로그 변환기는 복수의 리던던시 캐패시터들 및 리던던시 저항들 각각을 더 포함하고,상기 SAR 부는 상기 복수의 리던던시 캐패시터들 또는 리던던시 저항들을 통해 생성된 제1 아날로그 전압과 상기 비교기의 제1 입력단에 샘플링된 제2 아날로그 전압 간의 비교 결과를 기초로 에러 발생률을 최소화시키기 위한 k 개(상기 k는 자연수)의 리던던시 디지털 비트를 더 결정하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
9 |
9
N 개(상기 N은 자연수)의 디지털 비트들을 수신하고 적어도 하나는 복수의 저항들로 구성되고 나머지 중 적어도 하나는 복수의 커패시터들로 구성된 L 개(상기 L은 3 이상의 자연수)의 서브 디지털-아날로그 변환기들을 통해 제1 아날로그 전압을 출력하는 디지털-아날로그 변환부;상기 제1 아날로그 전압과 제2 아날로그 전압을 비교하여 비교 결과를 제공하는 비교기; 및상기 비교 결과를 수신하여 상기 N 개의 디지털 비트들을 결정하는 SAR 부를 포함하고,상기 L 개의 서브 디지털-아날로그 변환기들 중 하나는 상기 비교기의 제1 입력단과 연결된 제1 샘플링 캐패시터와 연결되어 상기 L 개의 디지털 비트 그룹들로 구성된 상기 N 개의 디지털 비트들을 구성하는 b1, b2, …, bL 그룹들 중 하나의 디지털 비트들을 순차적으로 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기(Successive Approximation Register Analog Digital Converter)
|
10 |
10
삭제
|
11 |
11
제9항에 있어서, 상기 L 개의 서브 디지털-아날로그 변환기들 중 다른 하나는상기 비교기의 제2 입력단과 연결된 제2 샘플링 캐패시터를 포함하고, 상기 제2 샘플링 캐패시터를 통해 상기 b1, b2, …, bL 그룹들 중 다른 하나의 디지털 비트들을 순차적으로 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
12 |
12
제11항에 있어서, 상기 L 개의 서브 디지털-아날로그 변환기들 중 나머지는상기 L 개의 서브 디지털-아날로그 변환기들 중 다른 하나의 입력단과 연결되어 상기 b1, b2, …, bL 그룹들 중 나머지의 디지털 비트들을 순차적으로 결정하기 위한 아날로그 전압들 각각을 상기 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
13 |
13
제12항에 있어서, 상기 SAR 부는상기 제1 및 제2 샘플링 커패시터들의 단자들 중 상기 비교기의 입력단과 연결되지 않은 단자의 전압을 상기 L 개의 그룹으로 각각 나누어 조절하여 상기 b1, b2, …, bL 그룹들 각각을 순차적으로 결정하도록 제어하는 것을 특징으로 하는 축차 비교형 아날로그-디지털 변환기
|
14 |
14
복수의 이미지 센서 픽셀 스트링들로 구성된 이미지 센서 픽셀 어레이; 및상기 복수의 이미지 센서 픽셀 스트링들에 공통되고 복수의 저항들을 포함하는 제1 및 제3 서브 디지털-아날로그 변환기들과 각각이 상기 복수의 이미지 센서 픽셀 스트링들에 독립되고 복수의 커패시터들을 포함하는 복수의 제2 서브 디지털-아날로그 변환기들로 구성된 축차 비교형 아날로그-디지털 변환기를 포함하고,상기 축차 비교형 아날로그-디지털 변환기는 컬럼 각각의 아날로그-디지털 변환 과정에서 컬럼수 미만으로 배치된 상기 제1 서브 디지털-아날로그 변환기를 공유하여 상기 컬럼 각각의 m 개(상기 m은 자연수)의 상위 비트들을 결정하고, 상기 컬럼수로 배치된 상기 복수의 제2 서브 디지털-아날로그 변환기들을 통해 상기 컬럼 각각의 n 개(상기 n은 자연수)의 중위 비트들을 결정하며, 상기 컬럼수 미만으로 배치된 상기 제3 서브 디지털-아날로그 변환기를 공유하여 j 개(상기 j는 자연수)의 하위 비트들을 결정하는 것을 특징으로 하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서
|
15 |
15
삭제
|
16 |
16
복수의 이미지 센서 픽셀 스트링들로 구성된 이미지 센서 픽셀 어레이; 및각각이 상기 복수의 이미지 센서 픽셀 스트링들에 독립되고 복수의 저항들을 각각 포함하는 복수의 제1 및 제3 서브 디지털-아날로그 변환기들과 상기 복수의 이미지 센서 픽셀 스트링들에 공통되고 복수의 커패시터들을 포함하는 제2 서브 디지털-아날로그 변환기로 구성된 축차 비교형 아날로그-디지털 변환기를 포함하고,상기 축차 비교형 아날로그-디지털 변환기는 컬럼 각각의 아날로그-디지털 변환 과정에서 컬럼수로 배치된 상기 복수의 제1 서브 디지털-아날로그 변환기들을 통해 상기 컬럼 각각의 m 개(상기 m은 자연수)의 상위 비트들을 결정하고, 상기 컬럼수 미만으로 배치된 상기 제2 서브 디지털-아날로그 변환기를 공유하여 상기 컬럼 각각의 n 개(상기 n은 자연수)의 중위 비트들을 결정하며, 상기 컬럼수로 배치된 상기 복수의 제3 서브 디지털-아날로그 변환기들을 통해 상기 컬럼 각각의 j 개(상기 j은 자연수)의 하위 비트들을 결정하는 것을 특징으로 하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서
|
17 |
17
삭제
|
18 |
18
복수의 이미지 센서 픽셀 스트링들로 구성된 이미지 센서 픽셀 어레이; 및(i) 각각이 상기 복수의 이미지 센서 픽셀 스트링들에 공통되고 복수의 저항들을 포함하는 L (상기 L은 3 이상의 자연수) 개의 서브 디지털-아날로그 변환기들 중 적어도 하나(이하, 공통 서브 디지털-아날로그 변환기)와 (ii) 각각이 상기 복수의 이미지 센서 픽셀 스트링들에 독립되고 상기 L 개의 서브 디지털-아날로그 변환기들 중 나머지(이하, 독립 서브 디지털-아날로그 변환기)로 구성된 축차 비교형 아날로그-디지털 변환기를 포함하고,상기 L 개의 서브 디지털-아날로그 변환기들 중 적어도 하나는 상기 L 개의 디지털 비트 그룹들로 구성된 N 개의 디지털 비트들을 구성하는 b1, b2, …, bL 그룹들 중 하나의 디지털 비트들을 순차적으로 결정하기 위한 아날로그 전압들 각각을 제1 아날로그 전압으로 출력하는 것을 특징으로 하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서
|
19 |
19
제18항에 있어서, 상기 축차 비교형 아날로그-디지털 변환기는컬럼 각각에 관한 아날로그-디지털 변환 과정에서 컬럼수 미만으로 배치된 상기 공통 서브 디지털-아날로그 변환기를 공유하여 N (상기 N은 자연수) 개의 디지털 비트들을 구성하는 상기 L 개의 디지털 비트 그룹들 중 적어도 일부를 순차적으로 결정하고, 상기 컬럼수로 배치된 상기 독립 서브 디지털-아날로그 변환기를 통해 상기 L 개의 디지털 비트 그룹들 중 나머지를 순차적으로 결정하는 것을 특징으로 하는 CMOS 이미지 센서
|