| 1 |
1
최상위 비트(most significant bit, MSB) 열과 최하위 비트(least significant bit, LSB) 열을 포함하는 커패시터 어레이(capacitor array); 및상기 커패시터 어레이 내부의 기생 커패시턴스(parasitic capacitance)에 의해 비선형성을 감소시키는 보정 DAC(digital-to-analogue converter)를 포함하고,상기 커패시터 어레이는, 단위 커패시터(unit capacitor)의 정수배에 기반한 분리형 커패시터(split capacitor) 구조에 따르고,상기 보정 DAC는, 상기 커패시터 어레이의 상기 최하위 비트 열에 보정을 위한 가변 커패시터를 적용하여 상기 최하위 비트 열 및 상기 커패시터 어레이 내의 연결 커패시터의 기생 커패시턴스에 의한 선형성 저하를 완화하는 것을 특징으로 하는 아날로그 디지털 컨버터(analogue-to-digital converter, ADC)
|
| 2 |
2
제 1 항에 있어서,상기 커패시터 어레이는,상기 최상위 비트 열과 상기 최하위 비트 열 간에 단위 커패시터의 정수배 크기를 갖는 연결 커패시터(attenuation capacitor)를 이용하여 브릿지(bridge)를 형성하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 3 |
3
제 2 항에 있어서,상기 연결 커패시터는 상기 단위 커패시터의 4배로 구성되는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 4 |
4
제 2 항에 있어서,상기 커패시터 어레이는,이진 가중치 커패시터 어레이 구조를 형성하되, 상기 최하위 비트 열에 추가적으로 요구되는 단위 커패시터의 정수배 크기를 갖는 더미 커패시터를 보정을 위한 가변 커패시터(variable capacitor)로 사용하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항에 있어서,상기 가변 커패시터는,복수 개의 단위 커패시터가 이진 가중치 구조를 형성하되, 상기 최하위 비트 열 및 상기 연결 커패시터에 의한 가중치 오류가 발생할 경우 상기 최하위 비트 열의 가중치와의 비교를 통해 커패시턴스를 조절함으로써 상기 최하위 비트 열의 가중치와 상기 가중치 오류가 근사값을 갖도록 보정하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 7 |
7
제 6 항에 있어서,상기 가변 커패시터는,미리 설정된 보정의 최대값에 도달할 때까지 상기 최하위 비트 열의 가중치와 상기 가중치 오류가 근사해지도록 외부 디지털 코드를 이용한 스위칭을 통해 상기 가변 커패시터의 커패시턴스를 조절하는 과정을 반복하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 8 |
8
제 1 항에 있어서,상기 커패시터 어레이는,복합 스위칭 방식을 적용하되,2개의 단위 커패시터를 직렬 연결하여 상기 최하위 비트 열의 가장 작은 커패시터를 형성하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 9 |
9
제 1 항에 있어서,상기 커패시터 어레이는 복수 개 구비되고,상기 복수 개의 커패시터 어레이의 출력 신호를 비교하는 비교기(comparator); 및상기 비교기에 연결되는 SAR(successive-approximation- register) 논리회로를 더 포함하는 아날로그 디지털 컨버터
|
| 10 |
10
제 1 항 내지 제 4 항, 제 6 항 내지 제 9 항 중 어느 한 항의 아날로그 디지털 컨버터를 포함하는 IoT(internet of things) 장치
|
