| 1 |
1
아날로그 입력 신호 및 디지털 출력 신호를 입력 받아 제1 샘플링 주파수에 따라 적분을 수행하는 적어도 하나의 제1 적분기;상기 제1 적분기의 출력 신호 및 상기 디지털 출력 신호를 입력 받아 제2 샘플링 주파수에 따라 적분을 수행하는 적어도 하나의 제2 적분기; 상기 제1 적분기의 출력 신호의 샘플링 주파수를 상기 제2 샘플링 주파수에 대응되게 증가시키는 업 샘플러;상기 제2 적분기의 출력 신호에 관한 상기 디지털 출력 신호의 샘플링 주파수를 상기 제1 샘플링 주파수에 대응되게 감소시키는 다운 샘플러; 및상기 제2 적분기의 출력 신호, 및 상기 제2 적분기의 출력 신호를 입력 받는 양자화기의 출력 신호의 차이값에 기초하여 양자화 잡음을 생성하고, 상기 생성된 양자화 잡음의 신호를 미분하여 상기 제2 적분기의 입력 신호로 피드백 하는 에러 피드백부를 포함하고,상기 제1 샘플링 주파수는상기 제2 샘플링 주파수보다 낮고,상기 에러 피드백부는상기 양자화기의 출력 신호에 대한 신호 값에 미리 설정된 안정화 계수를 곱한 신호 값, 및 상기 제2 적분기의 출력 신호에 대한 신호 값의 차이에 기초하여 상기 양자화 잡음을 생성하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템
|
| 2 |
2
제1항에 있어서,상기 적어도 하나의 제1 적분기는상기 아날로그 입력 신호 및 상기 디지털 출력 신호 간의 차이값을 입력 받고, 상기 제1 샘플링 주파수에 기초하여 상기 입력된 차이값에 대한 적분을 수행하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템
|
| 3 |
3
제1항에 있어서,상기 적어도 하나의 제2 적분기는상기 제1 적분기의 출력 신호 및 상기 디지털 출력 신호 간의 차이값을 입력 받고, 상기 제2 샘플링 주파수에 기초하여 상기 입력된 차이값에 대한 적분을 수행하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템
|
| 4 |
4
제1항에 있어서,상기 제1 적분기는상기 델타 시그마 모듈레이터 시스템의 소비 전력 감소를 위해, 상기 제2 샘플링 주파수의 1/m(상기 m은 자연수) 배에 해당하는 상기 제1 샘플링 주파수에 따라 적분을 수행하거나, 상기 델타 시그마 모듈레이터 시스템의 해상도 증가를 위해, 상기 제2 샘플링 주파수의 1/n(상기 n은 m보다 작은 자연수)배에 해당하는 상기 제1 샘플링 주파수에 따라 적분을 수행하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템
|
| 5 |
5
제1항에 있어서,상기 다운 샘플러는상기 디지털 출력 신호의 샘플링 주파수를 감소시키는 과정에서, 안티-앨리어싱 필터를 이용하여 잡음을 제거하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제1항 내지 제5항 중 어느 한 항의 멀티 레이트 기반의 델타 시그마 모듈레이터 시스템을 포함하는 것을 특징으로 하는 센서
|
| 10 |
10
델타 시그마 모듈레이터 시스템의 적어도 하나의 제1 적분기에서, 아날로그 입력 신호 및 디지털 출력 신호를 입력 받아 제1 샘플링 주파수에 따라 제1 적분을 수행하는 단계;델타 시그마 모듈레이터 시스템의 적어도 하나의 제2 적분기에서, 상기 제1 적분기의 출력 신호 및 상기 디지털 출력 신호를 입력 받아 제2 샘플링 주파수에 따라 제2 적분을 수행하는 단계; 델타 시그마 모듈레이터 시스템의 업 샘플러에서, 상기 제1 적분기의 출력 신호의 샘플링 주파수를 상기 제2 샘플링 주파수에 대응되게 증가시키는 단계; 및델타 시그마 모듈레이터 시스템의 다운 샘플러에서, 상기 제2 적분기의 출력 신호에 관한 상기 디지털 출력 신호의 샘플링 주파수를 상기 제1 샘플링 주파수에 대응되게 감소시키는 단계를 포함하고,상기 제1 샘플링 주파수는상기 제2 샘플링 주파수보다 낮고,상기 제2 적분기의 출력 신호, 및 상기 제2 적분기의 출력 신호를 입력 받는 양자화기의 출력 신호의 차이값에 기초하여 양자화 잡음을 생성하고, 상기 생성된 양자화 잡음의 신호를 미분하여 상기 제2 적분기의 입력 신호로 피드백 하는 단계를 더 포함하고,상기 피드백 하는 단계는상기 제2 적분기의 출력 신호, 및 상기 양자화기의 출력 신호에 미리 설정된 안정화 계수를 적용한 값에 기초하여 상기 양자화 잡음을 생성하는 단계를 포함하고,상기 양자화 잡음을 생성하는 단계는상기 양자화기의 출력 신호에 대한 신호 값에 상기 안정화 계수를 곱한 신호 값 및 상기 제2 적분기의 출력 신호에 대한 신호 값의 차이에 기초하여 상기 양자화 잡음을 생성하는 단계를 포함하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 생성 방법
|
| 11 |
11
제10항에 있어서,상기 제1 적분을 수행하는 단계는상기 아날로그 입력 신호 및 상기 디지털 출력 신호 간의 차이값을 입력 받고, 상기 제1 샘플링 주파수에 기초하여 상기 입력된 차이값에 대한 제1 적분을 수행하는 단계를 포함하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 생성 방법
|
| 12 |
12
제10항에 있어서,상기 제2 적분을 수행하는 단계는상기 제1 적분기의 출력 신호 및 상기 디지털 출력 신호 간의 차이값을 입력 받고, 상기 제2 샘플링 주파수에 기초하여 상기 입력된 차이값에 대한 제2 적분을 수행하는 단계를 포함하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 생성 방법
|
| 13 |
13
제10항에 있어서,상기 제1 적분을 수행하는 단계는상기 델타 시그마 모듈레이터 시스템의 소비 전력 감소를 위해, 상기 제2 샘플링 주파수의 1/m(상기 m은 자연수)배에 해당하는 상기 제1 샘플링 주파수에 따라 제1 적분을 수행하거나, 상기 델타 시그마 모듈레이터 시스템의 해상도 증가를 위해, 상기 제2 샘플링 주파수의 1/n(상기 n은 m보다 작은 자연수)배에 해당하는 상기 제1 샘플링 주파수에 따라 제1 적분을 수행하는 단계를 더 포함하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 생성 방법
|
| 14 |
14
제10항에 있어서,상기 감소시키는 단계는상기 디지털 출력 신호의 샘플링 주파수를 감소시키는 과정에서, 안티-앨리어싱 필터를 이용하여 잡음을 제거하는 단계를 포함하는 것을 특징으로 하는 멀티 레이트 기반의 델타 시그마 모듈레이터 생성 방법
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
