| 1 |
1
에피층 상에 순차 적층된 채널층, 장벽층 및 보호층;상기 보호층, 장벽층, 채널층 및 상기 에피층의 상부 일부가 식각된 영역에 위치하여 상기 에피층의 이차원 전자가스 영역에 저면이 접촉되는 제1오믹콘택;상기 제1오믹콘택을 중심으로 링형의 구조를 가지며, 상기 보호층과 장벽층이 식각되어 노출되는 상기 채널층의 상부에 위치하는 전류제어층;상기 제1오믹콘택을 중심으로 링형의 구조를 가지며, 상기 전류제어층의 외측의 채널층 상부에 위치하는 제2오믹콘택;층간절연막에 의해 절연되며 상기 층간절연막의 콘택홀을 통해 제1오믹콘택에 접속되는 애노드전극; 및상기 층간절연막에 의해 절연되며 상기 전류제어층과 제2오믹콘택을 상호 접속하는 캐소드전극을 포함하는 고온-고전압용 정전류 제어 소자
|
| 2 |
2
제1항에 있어서,상기 전류제어층은,하부층과 상부층으로 이루어지며,하부층과 상부층은 쇼트키 접합을 이루고,상기 하부층과 상기 채널층은 p-n 접합을 이루는 것을 특징으로 하는 고온-고전압용 정전류 제어 소자
|
| 3 |
3
제2항에 있어서,상기 하부층은 p형 반도체 박막이며,상기 p형 반도체 박막은, Zn 또는 Mg가 1015~1017 cm-3 의 농도로 도핑되어,금속인 상부층과 쇼트키 접합되는 것을 특징으로 하는 고온-고전압용 정전류 제어 소자
|
| 4 |
4
제1항에 있어서,상기 제1오믹콘택은,저면이 원형이며, 상기 이차원 전자가스 영역과 접하는 부분은 저면의 가장자리로부터 하향으로 돌출된 영역인 것을 특징으로 하는 고온-고전압용 정전류 제어 소자
|
| 5 |
5
a) 에피층의 상부에 채널층, 장벽층 및 보호층을 순차적으로 형성하는 단계;b) 상기 보호층, 장벽층의 일부를 제거한 후, 상기 보호층과 장벽층이 제거되어 노출되는 상기 채널층을 식각하여 상기 에피층의 이차원 전자가스 영역을 노출시키는 단계;c) 금속을 증착하고 패터닝하여 저면이 상기 이차원 전자가스 영역에 접촉되는 제1오믹콘택을 형성함과 아울러 상기 제1오믹콘택을 중심으로 소정거리 이격되는 위치에 위치하는 링형구조의 제2오믹콘택을 형성하는 단계;d) 상기 제1오믹콘택과 상기 제2오믹콘택 사이의 상기 보호층과 장벽층 일부를 제거하여 노출되는 상기 채널층에 접촉되는 전류제어층을 형성하는 단계;e) 상기 d)단계의 결과물 상에 층간절연막 패턴을 형성하여 상기 제1오믹콘택, 제2오믹콘택 및 전류제어층의 상부일부를 노출시키고, 금속을 증착하고 패터닝하여 상기 제1오믹콘택에 접하는 애노드전극을 형성함과 아울러 상기 제2오믹콘택과 상기 전류제어층을 연결하는 캐소드전극을 형성하는 단계를 포함하는 고온-고전압용 정전류 제어 소자 제조방법
|
| 6 |
6
제5항에 있어서,상기 전류제어층은,p형 반도체 박막과 금속막을 순차 증착하고 패터닝하여, p형 반도체 박막인 하부층과 금속막인 상부층이 적층된 구조로 제조하여,하부층과 상부층은 쇼트키 접합을 이루고,상기 하부층과 상기 채널층은 p-n 접합을 이루는 것을 특징으로 하는 고온-고전압용 정전류 제어 소자 제조방법
|
| 7 |
7
제6항에 있어서,상기 p형 반도체 박막은, Zn 또는 Mg가 1015~1017 cm-3 의 농도로 도핑되어,금속인 상부층과 쇼트키 접합되는 것을 특징으로 하는 고온-고전압용 정전류 제어 소자 제조방법
|
| 8 |
8
제7항에 있어서,상기 상부층은 상기 하부층의 상부에 Ta, Ti, Ni, Al, Pt, Pd, W 또는 Au의 단일층을 증착하거나 Ti/Pt/Au의 복합층을 증착하여 형성한 것을 특징으로 하는 고온-고전압용 정전류 제어 소자 제조방법
|
| 9 |
9
제5항에 있어서,상기 b) 단계는,상기 노출된 채널층의 가장자리 둘레 영역을 제거한 후, 제1오믹콘택을 제조하여 상기 제1오믹콘택의 저면의 둘레부가 하향으로 돌출되도록 하는 고온-고전압용 정전류 제어 소자 제조방법
|
