| 1 |
1
기판;상기 기판 상에 상기 기판과 수직으로 연장되는 채널층;상기 채널층의 측면을 감싸는 플로팅 게이트;상기 플로팅 게이트의 측면을 감싸는 컨트롤 게이트;상기 컨트롤 게이트 상에 배치되고, 상기 플로팅 게이트의 측면을 감싸는 터널링 게이트를 포함하되,상기 채널층이 연장되는 방향으로의 상기 컨트롤 게이트의 두께는 상기 채널층이 연장되는 방향의 상기 터널링 게이트의 두께보다 큰 반도체 장치
|
| 2 |
2
제 1항에 있어서,상기 플로팅 게이트와 상기 컨트롤 게이트 사이의 제1 이격 거리는 상기 플로팅 게이트와 상기 터널링 게이트 사이의 제2 이격 거리와 동일한 반도체 장치
|
| 3 |
3
제 1항에 있어서,상기 채널층의 내부에 배치되어 상기 채널층에 의해 둘러싸이고, 상기 기판과 수직으로 연장되는 내부 절연층을 더 포함하는 반도체 장치
|
| 4 |
4
제 1항에 있어서,상기 플로팅 게이트와 마주보는 상기 컨트롤 게이트의 측면의 제1 면적은 상기 플로팅 게이트와 마주보는 상기 터널링 게이트의 측면의 제2 면적보다 큰 반도체 장치
|
| 5 |
5
제 4항에 있어서,상기 터널링 게이트의 두께에 대한 상기 컨트롤 게이트의 두께의 비율은 2보다 크거나 같고 10보다 작거나 같은 반도체 장치
|
| 6 |
6
제 1항에 있어서,상기 기판과 상기 컨트롤 게이트 사이에 배치되는 제1 절연층과,상기 컨트롤 게이트와 상기 터널링 게이트 사이에 배치되는 제2 절연층을 더 포함하는 반도체 장치
|
| 7 |
7
제 6항에 있어서,상기 채널층은 상기 제1 절연층, 상기 컨트롤 게이트, 상기 제2 절연층 및 상기 터널링 게이트에 의해 완전히 감싸지는 반도체 장치
|
| 8 |
8
제 6항에 있어서,상기 플로팅 게이트는 상기 컨트롤 게이트, 상기 제2 절연층 및 상기 터널링 게이트에 의해 완전히 감싸지는 반도체 장치
|
| 9 |
9
제 1항에 있어서,상기 채널층 상에 배치된 드레인 영역과,상기 채널층과 오버랩되지 않는 상기 기판에 배치되는 소오스 영역을 더 포함하는 반도체 장치
|
| 10 |
10
제 9항에 있어서,상기 컨트롤 게이트에는 삼각 파형의 전위가 인가되고,상기 터널링 게이트 및 상기 드레인 영역에는 펄스 파형의 전위가 인가되고,상기 컨트롤 게이트에 인가되는 전위는 상기 플로팅 게이트의 전위를 결정하는 반도체 장치
|
| 11 |
11
기판 상에 제1 절연층, 제1 게이트층, 제2 절연층 및 제2 게이트층을 순차적으로 적층하고,상기 제1 게이트층, 상기 제2 절연층 및 상기 제2 게이트층을 식각하여 리세스를 형성하고,상기 리세스의 측벽 상에 제1 게이트 절연층을 형성하고,상기 제1 게이트 절연층 상에 플로팅 게이트를 형성하고,상기 플로팅 게이트 상에 제2 게이트 절연층을 형성하고,상기 제2 게이트 절연층 상에 채널 영역을 형성하는 것을 포함하되,상기 제1 게이트층의 두께는 상기 제2 게이트층의 두께보다 큰 반도체 장치의 제조 방법
|
| 12 |
12
제 11항에 있어서,상기 리세스는 상기 제1 게이트층, 상기 제2 절연층 및 상기 제2 게이트층에 의해 완전히 감싸지도록 형성되는 반도체 장치의 제조 방법
|
| 13 |
13
제 11항에 있어서,상기 제1 게이트 절연층을 형성하는 것은,상기 리세스에 의해 노출된 상기 제1 절연층 및 상기 리세스의 측벽 상에 상기 제1 게이트 절연층을 컨포말하게 형성하는 것을 포함하는 반도체 장치의 제조 방법
|
| 14 |
14
제 13항에 있어서,상기 플로팅 게이트를 형성하는 것은,상기 제1 게이트 절연층 상에 제3 게이트층을 컨포말하게 형성하고,상기 제3 게이트층의 하부 및 상기 제1 게이트 절연층의 하부를 식각하여 상기 제1 절연층을 노출시키는 것을 포함하는 반도체 장치의 제조 방법
|
| 15 |
15
제 14항에 있어서,상기 제2 게이트 절연층을 형성하는 것은,상기 리세스에 의해 노출된 상기 제1 절연층 및 상기 플로팅 게이트 상에 제2 게이트 절연층을 컨포말하게 형성하고,상기 제2 게이트 절연층의 하부를 식각하여 상기 기판을 노출시키는 것을 포함하는 반도체 장치의 제조 방법
|
| 16 |
16
제 11항에 있어서,상기 채널 영역을 형성하는 것은,상기 제2 게이트 절연층 상에 상기 리세스를 완전히 채우도록 채널층을 형성하는 것을 포함하는 반도체 장치의 제조 방법
|
| 17 |
17
제 11항에 있어서,상기 채널 영역을 형성하는 것은,상기 제2 게이트 절연층 상에 채널층을 형성하고,상기 채널층 상에 상기 리세스를 완전히 채우도록 내부 절연층을 형성하는 것을 포함하는 반도체 장치의 제조 방법
|
