1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
프로세서 코어 및 상기 프로세서 코어로 인출되는 명령어를 임시 저장하는 라스트 레벨 캐시(LLC:Last Level Cache)를 포함하는 프로세서 장치에서 캐시 교체를 수행하는 캐시 교체 방법으로서,상기 라스트 레벨 캐시의 각 캐시 라인에는 해당 캐시 라인이 이전에 최저 사용 빈도 위치(LRU line's position)에 위치하였는지 여부를 표시하는 최저 사용 빈도 행동 비트(LRU-Behavior bit)가 포함되고,상기 프로세서 코어에서 요청된 명령어가 L1 캐시 및 라스트 레벨 캐시에서 미스(miss)되어 주 메모리에서 인출되는 단계;상기 라스트 레벨 캐시의 최저 사용 빈도 위치에 위치하는 캐시 라인(이하, 'LRU 캐시 라인'이라 함)의 최저 사용 빈도 행동 비트의 값을 확인하는 단계;상기 최저 사용 빈도 행동 비트가 '0'일 경우, 상기 LRU 캐시 라인을 제외한 상기 라스트 레벨 캐시의 각 캐시 라인의 태그 값과 상기 주 메모리에서 인출되는 명령어의 태그 값의 차이 값인 태그 거리 값(tag-distance)을 계산하는 단계; 및상기 태그 거리 값이 가장 큰 캐시 라인(이하, '최대 태그 거리 캐시 라인'이라 함)과 상기 LRU 캐시 라인을 서로 교체(swap)하고 상기 최대 태그 거리 캐시 라인을 희생(evict)시킨 후, 상기 라스트 레벨 캐시에 상기 명령어를 저장하는 단계;를 포함하는 것을 특징으로 하는 캐시 교체 방법
|
4 |
4
제 3 항에 있어서,상기 LRU 캐시 라인의 최저 사용 빈도 행동 비트가 '1'일 경우, 상기 LRU 캐시 라인을 희생시킨 후, 상기 라스트 레벨 캐시에 상기 명령어를 저장하는 것을 특징으로 하는 캐시 교체 방법
|
5 |
5
제 4 항에 있어서,상기 태그 거리 값(tag-distance)을 계산하는 단계는,상기 LRU 캐시 라인, Pre-LRU 캐시 라인 및 MRU 캐시 라인을 제외한 나머지 캐시 라인의 태그 거리 값을 계산하는 것을 특징으로 하는 캐시 교체 방법
|
6 |
6
제 3 항에 있어서,상기 최대 태그 거리 캐시 라인과 교체되는 LRU 캐시 라인의 최저 사용 빈도 행동 비트는 '1'로 설정되는 것을 특징으로 하는 캐시 교체 방법
|
7 |
7
제 6 항의 캐시 교체 방법으로 캐시 교체가 이루어지는 임베디드 시스템
|