| 1 |
1
범용 계산 그래픽 처리 장치(GPGPU:General-Purpose computing on Graphics Processing Units)에서 스트리밍 멀티프로세서(SM:streaming multiprocessor)로서,상기 스트리밍 멀티프로세서는 내부의 L1 데이터 캐쉬에 저장된 데이터를 코어로 인출하거나, 상기 L1 데이터 캐쉬에 원하는 데이터가 존재하지 않을 경우, 하위 레벨 메모리로 접근하여 원하는 데이터를 인출하고, 상기 L1 데이터 캐쉬에 데이터를 저장하며,상기 L1 데이터 캐쉬의 태그 정보가 복사되어 저장되고 주소 생성기에서 생성된 주소를 입력받아 상기 태그 정보에 상기 주소가 존재할 경우 히트(hit) 상태를 출력하고, 그렇지 않을 경우 미스(miss) 상태를 출력하는 미스 예측 유닛(EMP unit:Early Miss Prediction unit); 및상기 주소 생성기에서 생성된 주소와 상기 미스 예측 유닛으로부터 히트 상태 또는 미스 상태를 입력받고, 상기 하위 레벨 메모리로 접근하는 시간인 캐쉬 우회 주기(Bypassing period)와 상기 L1 데이터 캐쉬로 접근하는 시간인 리프레시 주기(Refreshing period)를 설정하며, 현재 시간이 상기 캐쉬 우회 주기이고 상기 미스 예측 유닛의 출력이 미스(miss)일 경우 상기 하위 레벨 메모리로 우회 접근하여 데이터가 인출되게 하는 주기적 캐쉬 우회 유닛(P unit:Periodic Cache Bypassing unit);을 포함하는 것을 특징으로 하는 스트리밍 멀티프로세서
|
| 2 |
2
제 1 항에 있어서,상기 주기적 캐쉬 우회 유닛은 현재 시간이 상기 캐쉬 우회 주기이더라도 상기 미스 예측 유닛의 출력이 히트(Hit)일 경우에는 상기 L1 데이터 캐쉬로 접근하여 데이터가 인출되게 하는 것을 특징으로 하는 스트리밍 멀티프로세서
|
| 3 |
3
제 2 항에 있어서,상기 주기적 캐쉬 우회 유닛은 현재 시간이 상기 리프레시 주기일 경우, 상기 미스 예측 유닛의 출력과 관계없이 상기 L1 데이터 캐쉬로 접근하여 데이터가 인출되게 하는 것을 특징으로 하는 스트리밍 멀티프로세서
|
| 4 |
4
제 3 항에 있어서,상기 미스 예측 유닛에는 상기 리프레시 주기동안 상기 L1 데이터 캐쉬의 태그 정보가 복사되어 저장되는 것을 특징으로 하는 스트리밍 멀티프로세서
|
| 5 |
5
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 스트리밍 멀티프로세서는원하는 데이터가 저장된 주소를 생성하는 주소 생성기(address generator); 및상기 주소 생성기의 주소를 입력받아 임시저장하며 상기 주기적 캐쉬 우회 유닛으로 순차 출력하는 로드 스토어 큐(Load/Store Queue);를 포함하고,상기 로드 스토어 큐에서 상기 주기적 캐쉬 우회 유닛으로 주소가 출력될 때, 출력되는 주소에 대응하는 태그가 상기 미스 예측 유닛에 존재할 경우 상기 미스 예측 유닛은 상기 주기적 캐쉬 우회 유닛으로 히트 상태를 출력하고, 그렇지 않을 경우 상기 미스 예측 유닛은 상기 주기적 캐쉬 우회 유닛으로 미스 상태를 출력하는 것을 특징으로 하는 스트리밍 멀티프로세서
|
| 6 |
6
제 1 항 내지 제 4 항 중 어느 한 항의 스트리밍 멀티프로세서들을 포함하는 범용 계산 그래픽 처리 장치
|
| 7 |
7
제 6 항의 범용 계산 그래픽 처리 장치가 임베디드된 임베디드 시스템
|
| 8 |
8
제 5 항의 스트리밍 멀티프로세서를 이용하여 상기 L1 데이터 캐쉬에서 데이터를 인출하거나 또는 상기 L1 데이터 캐쉬를 우회하여 상기 하위 레벨 메모리에서 데이터를 인출하는 캐쉬 우회 기법으로서,상기 캐쉬 우회 주기와 상기 리프레시 주기를 결정하여 상기 주기적 캐쉬 우회 유닛에 저장하는 단계;상기 주소 생성기에서 주소가 생성되는 단계;상기 주소 생성기에서 생성된 주소가 상기 로드 스토어 큐에 적재되는 동시에 상기 미스 예측 유닛이 상기 주소에 대응하는 태그가 저장되어 있는지 확인하여 저장되어 있을 경우 히트 상태를 출력하고 그렇지 않을 경우 미스 상태를 출력하는 단계;상기 로드 스토어 큐에서 상기 주기적 캐쉬 우회 유닛으로 주소가 출력되고, 동시에 상기 미스 예측 유닛에서 히트 상태 또는 미스 상태가 상기 주기적 캐쉬 우회 유닛으로 입력되는 단계; 및상기 주기적 캐쉬 우회 유닛이 현재 시간이 캐쉬 우회 주기이고, 상기 미스 예측 유닛의 출력이 미스 상태일 경우 상기 L1 데이터 캐쉬에 접근하지 않고, 상기 하위 레벨 메모리로 우회 접근하여 데이터가 인출되게 하는 단계;를 포함하는 것을 특징으로 하는 캐쉬 우회 기법
|
| 9 |
9
제 8 항에 있어서,상기 주기적 캐쉬 우회 유닛은 현재 시간이 상기 캐쉬 우회 주기이더라도 상기 미스 예측 유닛에서의 출력이 히트(Hit) 상태일 경우에는 상기 L1 데이터 캐쉬로 접근하여 데이터가 인출되게 하고, 현재 시간이 상기 리프레시 주기일 경우, 상기 미스 예측 유닛의 출력과 관계없이 상기 L1 데이터 캐쉬로 접근하여 데이터가 인출되게 하는 것을 특징으로 하는 캐쉬 우회 기법
|
