| 1 |
1
제1 도전형 MOS 트랜지스터의 모디파이드 캐스코드(modified cascode) 회로 및 상기 모디파이드 캐스코드 회로와 연결된 제2 도전형 MOS 트랜지스터의 전류 미러 회로를 포함하며, 상기 모디파이드 캐스코드 회로는, 게이트(gate) 전극이 서로 연결된 제1 트랜지스터 및 제2 트랜지스터와,게이트(gate) 전극이 서로 연결된 제3 트랜지스터 및 제4 트랜지스터가 캐스코드(cascode)로 연결되고, 상기 제1 트랜지스터 및 제2 트랜지스터의 상기 게이트 전극이 상기 제4 트랜지스터의 드레인 전극에 연결되며,상기 제3 트랜지스터 및 제4 트랜지스터의 게이트 전극에는 바이어스 전압이 제공되는 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 2 |
2
제1항에 있어서, 상기 바이어스 전압은 상기 제1 트랜지스터 내지 제4 트랜지스터의 과구동 전압(Vov)의 두 배에 상응하는 전압값과 제1 트랜지스터 내지 제4 트랜지스터의 문턱 전압(threshold voltage)값이 합산된 전압값을 가지는 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 3 |
3
제1항에 있어서, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스는, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스가 제공하는 전류를 제어하도록 모디파이드 캐스코드(modified cascode) 회로와 기준 전위 사이에 형성된 피드백 저항을 더 포함하는 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 4 |
4
제3항에 있어서, 상기 피드백 저항은 상기 제1 트랜지스터의 소스 전극에 연결되며, 상기 제1 트랜지스터의 사이즈는 상기 제2 트랜지스터의 사이즈와 서로 다른 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 5 |
5
제1항에 있어서, 상기 전류 미러 회로는,게이트 전극이 서로 연결된 제5 트랜지스터와 제6 트랜지스터를 포함하며, 상기 제5 트랜지스터와 상기 제6 트랜지스터의 상기 게이트 전극은 상기 모디파이드 캐스코드 회로에 연결된 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 6 |
6
제5항에 있어서, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스는 상기 제5 트랜지스터와 상기 제6 트랜지스터가 연결된 게이트 전극으로 전압을 출력하며, 외부 회로에 상기 전압을 제공하여 미러링된 전류를 제공하는 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 7 |
7
제1항에 있어서, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스는상기 바이어스 전압을 제공하는 제7 트랜지스터를 더 포함하는 콘스탄트 트랜스 컨덕턴스 전류 소스
|
| 8 |
8
모디파이드 캐스코드(modified cascode) 회로 및 상기 모디파이드 캐스코드 회로와 연결된 전류 미러 회로를 포함하는 콘스탄트 트랜스 컨덕턴스 전류 소스 및 차동 연산 증폭기를 포함하는 연산 증폭기로, 상기 차동 연산 증폭기는 상기 콘스탄트 트랜스 컨덕턴스 전류 소스가 제공하는 전압을 제공받아 전류를 미러링며,상기 모디파이드 캐스코드 회로는, 게이트(gate) 전극이 서로 연결된 제1 트랜지스터 및 제2 트랜지스터와,게이트(gate) 전극이 서로 연결된 제3 트랜지스터 및 제4 트랜지스터가 캐스코드(cascode)로 연결되고, 상기 제1 트랜지스터 및 제2 트랜지스터의 상기 게이트 전극이 상기 제4 트랜지스터의 드레인 전극에 연결되며,상기 제3 트랜지스터 및 제4 트랜지스터의 게이트 전극에는 바이어스 전압이 제공되는 연산 증폭기
|
| 9 |
9
삭제
|
| 10 |
10
제8항에 있어서, 상기 바이어스 전압은 상기 제1 트랜지스터 내지 제4 트랜지스터의 과구동 전압(Vov)의 두 배에 상응하는 전압값과 제1 트랜지스터 내지 제4 트랜지스터의 문턱 전압(threshold voltage)값이 합산된 전압값을 가지는 연산 증폭기
|
| 11 |
11
제8항에 있어서, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스는, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스가 제공하는 전류를 제어하도록 모디파이드 캐스코드(modified cascode) 회로와 기준 전위 사이에 형성된 피드백 저항을 더 포함하는 연산 증폭기
|
| 12 |
12
제11항에 있어서, 상기 피드백 저항은 상기 제1 트랜지스터의 소스 전극에 연결되며, 상기 제1 트랜지스터의 사이즈는 상기 제2 트랜지스터의 사이즈와 서로 다른 연산 증폭기
|
| 13 |
13
제8항에 있어서, 상기 전류 미러 회로는,게이트 전극이 서로 연결된 제5 트랜지스터와 제6 트랜지스터를 포함하며, 상기 제5 트랜지스터와 상기 제6 트랜지스터의 게이트 전극은 상기 모디파이드 캐스코드 회로에 연결된 연산 증폭기
|
| 14 |
14
제13항에 있어서, 상기 콘스탄트 트랜스 컨덕턴스 전류 소스는 상기 제5 트랜지스터와 상기 제6 트랜지스터가 연결된 게이트 전극으로 전압을 출력하며, 외부 회로에 상기 전압을 제공하여 미러링된 전류를 제공하는 연산 증폭기
|
| 15 |
15
제8항에 있어서, 상기 연산 증폭기는,상기 바이어스 전압을 제공하는 제7 트랜지스터를 더 포함하는 연산 증폭기
|
