| 1 |
1
제1 기판, 및 상기 제1 기판의 하부에 배치되는 제2 기판을 포함하는 기판;상기 제1 기판 위에 적층되는 게이트 전극;상기 제2 기판에 형성되는 제1 전극;상기 제1 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제2 전극;상기 제1 기판, 및 상기 제2 전극 사이에 형성되고, 상기 제2 전극에서 상기 게이트 전극을 향하여 연장되는 그래핀층; 및상기 게이트 전극, 및 상기 그래핀층 사이에 형성되는 게이트 절연층을 포함하는 광 검출기
|
| 2 |
2
제1항에 있어서,상기 제1 기판은 Si로 형성되고,상기 제2 기판은 SiO2, 및 Si 중에서 적어도 하나로 형성되는 광 검출기
|
| 3 |
3
제2항에 있어서,상기 제1 기판은,n- type으로 도핑되는 영역;n+ type으로 도핑되는 영역; 및진성 영역(intrinsic region)을 포함하는 광 검출기
|
| 4 |
4
제3항에 있어서,상기 n- type으로 도핑되는 영역은 상기 제1 기판의 상단에 형성되고,상기 n+ type으로 도핑되는 영역은 상기 제1 기판의 하단에 형성되고,상기 진성 영역은 상기 제1 기판에서 상기 n- type으로 도핑되는 영역, 및 상기 n+ type으로 도핑되는 영역을 제외한 영역에 형성되는 광 검출기
|
| 5 |
5
제3항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역의 양 끝단에 대응하도록 배치되는 복수의 전극들을 포함하는 광 검출기
|
| 6 |
6
제3항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역의 끝단에 대응하도록 배치되여 일체형으로 구현된 원형 전극인 광 검출기
|
| 7 |
7
제3항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역 전체에 대응하도록 배치되는 광 검출기
|
| 8 |
8
제1항에 있어서,상기 제2 전극은 상기 게이트 절연층, 및 상기 게이트 전극의 양 끝단에 이격되어 대응하도록 배치되는 복수의 전극들을 포함하는 광 검출기
|
| 9 |
9
제1항에 있어서,상기 제2 전극은 상기 게이트 절연층, 및 상기 게이트 전극의 양 끝단에 이격되어 대응하도록 배치되여 일체형으로 구현된 원형 전극인 광 검출기
|
| 10 |
10
제1항에 있어서,상기 게이트 전극은 투명하고, 상기 게이트 전극의 상단에 방사방지 코팅되는 광 검출기
|
| 11 |
11
복수의 컬러 픽셀들 및 IR(infrared ray) 대역의 빛을 검출하기 위해 배리스터 소자 기반의 광 검출기를 포함하는 IR 픽셀을 포함하는 픽셀 어레이를 포함하고,상기 광 검출기는,제1 기판, 및 상기 제1 기판의 하부에 배치되는 제2 기판을 포함하는 기판;상기 제1 기판 위에 적층되는 게이트 전극;상기 제2 기판에 형성되는 제1 전극;상기 제1 기판 위에 적층되고, 상기 게이트 전극과 이격되어 배치되는 제2 전극;상기 제1 기판, 및 상기 제2 전극 사이에 형성되고, 상기 제2 전극에서 상기 게이트 전극을 향하여 연장되는 그래핀층; 및상기 게이트 전극, 및 상기 그래핀층 사이에 형성되는 게이트 절연층을 포함하는 이미지 센서
|
| 12 |
12
제11항에 있어서,상기 제1 기판은 Si로 형성되고,상기 제2 기판은 SiO2, 및 Si 중에서 적어도 하나로 형성되는 이미지 센서
|
| 13 |
13
제12항에 있어서,상기 제1 기판은,n- type으로 도핑되는 영역;n+ type으로 도핑되는 영역; 및진성 영역(intrinsic region)을 포함하는 이미지 센서
|
| 14 |
14
제13항에 있어서,상기 n- type으로 도핑되는 영역은 상기 제1 기판의 상단에 형성되고,상기 n+ type으로 도핑되는 영역은 상기 제1 기판의 하단에 형성되고,상기 진성 영역은 상기 제1 기판에서 상기 n- type으로 도핑되는 영역, 및 상기 n+ type으로 도핑되는 영역을 제외한 영역에 형성되는 이미지 센서
|
| 15 |
15
제13항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역의 양 끝단에 대응하도록 배치되는 복수의 전극들을 포함하는 이미지 센서
|
| 16 |
16
제13항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역의 끝단에 대응하도록 배치되여 일체형으로 구현된 원형 전극인 이미지 센서
|
| 17 |
17
제13항에 있어서,상기 제1 전극은 상기 n+ type으로 도핑되는 영역 전체에 대응하도록 배치되는 이미지 센서
|
| 18 |
18
제11항에 있어서,상기 제2 전극은 상기 게이트 절연층, 및 상기 게이트 전극의 양 끝단에 이격되어 대응하도록 배치되는 복수의 전극들을 포함하는 이미지 센서
|
| 19 |
19
제11항에 있어서,상기 제2 전극은 상기 게이트 절연층, 및 상기 게이트 전극의 양 끝단에 이격되어 대응하도록 배치되여 일체형으로 구현된 원형 전극인 이미지 센서
|
| 20 |
20
제11항에 있어서,상기 게이트 전극은 투명하고, 상기 게이트 전극의 상단에 방사방지 코팅되는 이미지 센서
|
