1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 DAC 커패시터 어레이;공통모드 전압에 대한 상기 근사치를 공통모드 전압과 비교하는 비교기; 및상기 비교기의 결과에 따라 상기 DAC 커패시터 어레이를 제어하는 제어 회로를 포함하며,상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 상기 소정의 그룹에 포함되는 복수의 커패시터에는 서로 다른 기준전압이 인가되고, 상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 3개의 그룹으로 나뉘며, 제 1그룹은 최상위 비트 커패시터들을, 제2그룹은 중간 비트 커패시터들을, 제3그룹은 나머지 하위 비트 커패시터들을 포함하고,제2그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을 라고 할 경우, 상기 최상위 비트 커패시터의 아래 하위 비트 커패시터에는 순차적으로 기준전압 (i는 0보다 큰 정수) 이 인가되며, 제1그룹에 포함된 모든 커패시터에는 상기 기준전압 가 인가되며, 제3그룹에 포함된 모든 커패시터에는 상기 제2그룹의 최하위 커패시터에 인가된 기준전압과 동일한 기준전압이 인가되는 것을 특징으로 하는 아날로그 디지털 변환기
|
4 |
4
제 3 항에 있어서,상기 소정의 그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을 라고 할 경우, 상기 최상위 비트 커패시터 아래의 하위 비트 커패시터들에는 순차적으로 기준전압 (i는 0보다 큰 정수) 이 인가되는 것을 특징으로 하는 아날로그 디지털 변환기
|
5 |
5
삭제
|
6 |
6
제 3항에 있어서, 상기 제1그룹은 상위 비트 블록을 형성하며,상기 제2그룹은 중간 비트 블록을 형성하며,상기 제3그룹은 하위 비트 블록을 형성하는 것을 특징으로 하는 아날로그 디지털 변환기
|
7 |
7
제 6 항에 있어서,상기 제2그룹과 상기 제3그룹사이에 스플릿 커패시터를 추가로 포함하는 것을 특징으로 하는 아날로그 디지털 변환기
|
8 |
8
삭제
|
9 |
9
삭제
|
10 |
10
DAC 커패시터 어레이에서 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 단계;공통모드 전압에 대한 상기 근사치를 공통모드 전압과 비교하는 단계; 및상기 비교 결과에 따라 상기 DAC 커패시터 어레이를 제어하는 단계를 포함하며,상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 상기 소정의 그룹에 포함되는 복수의 커패시터에는 서로 다른 기준전압을 인가하고, 상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 3개의 그룹으로 나뉘며, 제 1그룹은 최상위 비트 커패시터들을, 제2그룹은 중간 비트 커패시터들을, 제3그룹은 나머지 하위 비트 커패시터들을 포함하고,제2그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을 라고 할 경우, 상기 최상위 비트 커패시터의 아래 하위 비트 커패시터에는 순차적으로 감소하는 기준전압 (i는 0보다 큰 정수) 을 인가하며,제1그룹에 포함된 모든 커패시터에는 상기 기준전압 을 인가하며, 제3그룹에 포함된 모든 커패시터에는 상기 제2그룹의 최하위 커패시터에 인가된 기준전압과 동일한 기준전압을 인가하는 것을 특징으로 하는 아날로그 디지털 변환방법
|
11 |
11
제 10 항에 있어서,상기 소정의 그룹에 포함된 최상위 커패시터에 인가되는 기준전압을 라고 할 경우, 상기 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압 (i는 0보다 큰 정수) 을 인가하는 것을 특징으로 하는 아날로그 디지털 변환방법
|
12 |
12
삭제
|
13 |
13
제 10항에 있어서, 상기 제1그룹은 상위 비트 블록을 형성하며,상기 제2그룹은 중간 비트 블록을 형성하며,상기 제3그룹은 하위 비트 블록을 형성하는 것을 특징으로 하는 아날로그 디지털 변환방법
|
14 |
14
제 13 항에 있어서,상기 제2그룹과 상기 제3그룹사이에 스플릿 커패시터를 추가하는 것을 특징으로 하는 아날로그 디지털 변환방법
|