| 1 |
1
제1 트랜지스터, 및 상기 제1 트랜지스터의 게이트 노드와 제1 코일을 사이에 두고 연결되는 게이트 노드를 갖는 제2 트랜지스터를 이용하여 신호를 생성하는 발진부;상호 간에 교차 결합된 제3 트랜지스터 및 제4 트랜지스터를 이용하여 상기 발진부에 바이어스 전류를 공급하는 전류 공급부; 및상기 제1 트랜지스터의 드레인 노드 및 상기 제2 트랜지스터의 드레인 노드 사이에 연결되어 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 동작점을 바이어싱하는 제2 코일을 포함하고,상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터가, 동일한 공정 스케일로 생산되어 각각의 크기가 동일한 경우,상기 제1 트랜지스터의 기생 커패시턴스(Cgs1)와 상기 제4 트랜지스터의 기생 커패시턴스(Cgs4)의 비율이 1:1이 되고, 상기 제2 트랜지스터의 기생 커패시턴스(Cgs2)와 상기 제3 트랜지스터의 기생 커패시턴스(Cgs3)의 비율이 1:1이 되고,상기 제1 트랜지스터의 기생 커패시턴스(Cgs1) 및 상기 제4 트랜지스터의 기생 커패시턴스(Cgs4)는, 상기 제1 트랜지스터의 전기 용량성(capacitive) 피드백 경로로서 활용되며,상기 제2 트랜지스터의 기생 커패시턴스(Cgs2) 및 상기 제3 트랜지스터의 기생 커패시턴스(Cgs3)는, 상기 제2 트랜지스터의 전기 용량성 피드백 경로로서 활용되는콜피츠 발진기
|
| 2 |
2
제1항에 있어서,상기 교차 결합은 상기 제3 트랜지스터의 게이트 노드는 상기 제4 트랜지스터의 드레인 노드에 연결되고, 상기 제3 트랜지스터의 드레인 노드는 상기 제4 트랜지스터의 게이트 노드에 연결되는 것인 콜피츠 발진기
|
| 3 |
3
제1항에 있어서,상기 제1 코일은 가변 커패시터 뱅크와 병렬 연결되는 콜피츠 발진기
|
| 4 |
4
제1항에 있어서,상기 제1 코일과의 공통 노드 및 상기 제2 코일과의 공통 노드를 통해 전원을 공급하는 콜피츠 발진기
|
| 5 |
5
제1항에 있어서,상기 제2 코일과 병렬 연결되어 상기 신호를 공급받는 출력부를 더 포함하는 콜피츠 발진기
|
| 6 |
6
제1항에 있어서,전원의 직류 전류를 상기 제2 코일에 전달하고, 상기 신호 중 교류 신호가 상기 전원으로 전달되는 것을 차단하는 초크;상기 신호를 공급받아 출력하는 부하; 및일 단이 상기 초크와 연결되고 다른 일 단이 상기 부하와 연결되어 상기 직류 전류가 상기 부하로 전달되는 것을 차단하고, 상기 신호를 상기 부하로 전달하는 커패시터를 포함하는 출력부를 더 포함하고,상기 출력부는 상기 초크와 상기 커패시터가 연결되는 노드가 상기 제2 코일과 공통되는 노드인 콜피츠 발진기
|
| 7 |
7
제1항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터는 NMOS 트랜지스터인 콜피츠 발진기
|
| 8 |
8
제1항에 있어서,상기 제3 트랜지스터 및 상기 제4 트랜지스터는 NMOS 트랜지스터인 콜피츠 발진기
|
| 9 |
9
삭제
|
