| 1 |
1
디지털 값 생성 장치에 있어서,N 비트(단, N은 자연수)의 디지털 값을 챌린지(challenge) 신호로서 입력 받는 제1 인버터부; 및다른 N 비트의 디지털 값을 챌린지 신호로서 입력 받는 제2 인버터부를 포함하고,상기 제1 인버터부의 출력은 상기 제2 인버터부의 입력에 연결되고, 상기 제2 인버터부의 출력은 상기 제1 인버터부의 입력에 연결되어, 서로 교차결합(cross coupled)되며,상기 제1 인버터부 및 상기 제2 인버터부에 포함되는 소자들의 전기적 특성 값의 차이에 의해 2N 비트의 챌린지 신호에 대한 응답(response) 신호를 생성하는 디지털 값 생성 장치
|
| 2 |
2
제1항에 있어서,상기 제1 인버터부는 병렬 연결된 복수의 제1 인버터 및 상기 복수의 제1 인버터 각각을 제1 노드로 연결하는 복수의 제1 스위치를 포함하고, 상기 제2 인버터부는 병렬 연결된 복수의 제2 인버터 및 상기 복수의 제2 인버터 각각을 제2 노드로 연결하는 복수의 제2 스위치를 포함하는 디지털 값 생성 장치
|
| 3 |
3
제2항에 있어서,상기 N 비트의 챌린지 신호는 상기 복수의 제1 스위치에 입력되어 상기 복수의 제1 인버터 중 일부가 제1 노드에 연결되도록 선택하고,상기 다른 N 비트의 챌린지 신호는 상기 복수의 제2 스위치에 입력되어 상기 복수의 제2 인버터 중 일부가 제2 노드에 연결되도록 선택하는 디지털 값 생성 장치
|
| 4 |
4
제3항에 있어서,상기 제1 인버터부 및 상기 제2 인버터부는 상기 제1 노드와 상기 제2 노드 사이에서 교차결합되며, 상기 챌린지 신호에 따라 선택된 제1 인버터와 선택된 제2 인버터의 전기적 특성 값의 차이에 의해 상기 응답 신호를 생성하는 디지털 값 생성 장치
|
| 5 |
5
제4항에 있어서,상기 응답 신호는 상기 제1 노드의 출력 값과 상기 제2 노드의 출력 값이 서로 다르게 설정되는 디지털 값으로 생성되는 디지털 값 생성 장치
|
| 6 |
6
제2항에 있어서,상기 제1 인버터부에 포함되는 복수의 제1 인버터와 상기 제2 인버터부에 포함되는 복수의 제2 인버터는 동일한 공정에서 제조되며, 상기 전기적 특성 값의 차이는 공정상의 오차(process variation)에 기인하는 디지털 값 생성 장치
|
| 7 |
7
입력되는 챌린지 신호에 상응하는 응답 신호를 생성하는 퍼프(PUF: Physical Unclonable Function) 어레이;상기 퍼프 어레이의 각 행(row)에 입력되는 워드라인(word line) 신호를 생성하는 행 디코더(row decorder); 및상기 행 디코더로부터 전달되는 워드라인 신호를 지정된 클락 신호에 동기화하여 상기 퍼프 어레이로 입력하는 워드라인 드라이버를 포함하는 디지털 값 생성 장치
|
| 8 |
8
제7항에 있어서,상기 디지털 값 생성 장치는,클락 신호를 입력 받고, 상기 클락 신호에 기초하여 인에이블(enable) 신호를 생성하는 클락 제어기를 더 포함하고,상기 인에이블 신호는 상기 워드라인 신호의 동기화 타이밍을 조절하는 디지털 값 생성 장치
|
| 9 |
9
제7항에 있어서,상기 퍼프 어레이는,하나의 셀에 N 비트(단, N은 자연수)의 디지털 값을 챌린지 신호로서 입력 받는 제1 인버터부 및 다른 N 비트의 디지털 값을 챌린지 신호로서 입력 받는 제2 인버터부를 포함하고,상기 제1 인버터부는 병렬 연결된 복수의 제1 인버터 및 상기 복수의 제1 인버터 각각을 제1 노드로 연결하는 복수의 제1 스위치를 포함하고, 상기 제2 인버터부는 병렬 연결된 복수의 제2 인버터 및 상기 복수의 제2 인버터 각각을 제2 노드로 연결하는 복수의 제2 스위치를 포함하는 디지털 값 생성 장치
|
| 10 |
10
제9항에 있어서,상기 N 비트의 챌린지 신호는 상기 복수의 제1 스위치에 입력되어 상기 복수의 제1 인버터 중 일부가 제1 노드에 연결되도록 선택하고,상기 다른 N 비트의 챌린지 신호는 상기 복수의 제2 스위치에 입력되어 상기 복수의 제2 인버터 중 일부가 제2 노드에 연결되도록 선택하는 디지털 값 생성 장치
|
| 11 |
11
제10항에 있어서,상기 제1 인버터부 및 상기 제2 인버터부는 상기 제1 노드와 상기 제2 노드 사이에서 교차결합되며, 상기 챌린지 신호에 따라 선택된 제1 인버터와 선택된 제2 인버터의 전기적 특성 값의 차이에 의해 상기 응답 신호를 생성하는 디지털 값 생성 장치
|
| 12 |
12
제11항에 있어서,상기 응답 신호는 상기 제1 노드의 출력 값과 상기 제2 노드의 출력 값이 서로 다르게 설정되는 디지털 값으로 생성되는 디지털 값 생성 장치
|
