| 1 |
1
기판상에 순차적으로 전이층, 제1 반도체층 및 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 위에 소스 및 드레인 전극으로 동작할 금속 패턴들을 형성하는 단계;상기 제2 반도체 상에 상기 제2 반도체층과 상기 형성된 금속 패턴들을 덮는 보호층을 형성하는 단계;열처리를 통하여 상기 소스와 상기 드레인 전극들이 상기 제1 반도체층과 상기 제2 반도체층으로 확산될 수 있도록 활성화시키는 단계;상기 형성된 보호층을 제거하는 단계;상기 제2 반도체층과 상기 소스 및 드레인 전극들을 덮는 다층 구조 보호층을 형성하는 단계;열처리를 통하여 상기 다층 구조 보호층의 계면 특성을 향상시키는 단계;상기 다층 구조 보호층을 개구하여 상기 소스와 드레인 전극들 사이에 게이트 전극들을 형성하는 단계;상기 기판을 얇게 만드는(thinning) 단계; 상기 얇아진 기판에 소스 전극들을 연결할 비아 홀을 형성하는 단계; 및상기 소스 전극들을 비아홀을 통하여 서로 연결하는 단계를 포함하는 HEMT 제조 방법
|
| 2 |
2
제 1 항에 있어서, 하나의 트랜지스터는 멀티핑거 게이트 구조를 사용하고, 각 게이트 전극에서 드레인 전극 사이의 거리를 서로 다르게 하는 것을 특징으로 하는 HEMT 제조 방법
|
| 3 |
3
제 1 항에 있어서,트랜지스터의 출력 특성에 따라 적어도 일부의 게이트 전극과 드레인 전극 사이의 거리가 동일한 것을 특징으로 하는 특징으로 하는 HEMT 제조 방법
|
| 4 |
4
제 1 항에 있어서, 트랜지스터는 고주파 동작시 필요로 하는 동작전압, 주파수, 선형성 및 출력 중 적어도 하나에 따라 병렬적으로 확장되는 것을 특징으로 하는 HEMT 제조 방법
|
| 5 |
5
제 1 항에 있어서,트랜지스터는 동일한 역할을 하는 전극들끼리 연결되어 하나의 트랜지스터를 구성하는 것을 특징으로 하는 HEMT 제조 방법
|
| 6 |
6
제 1 항에 있어서,트랜지스터의 게이트 전극과 드레인 전극 사이의 거리는 고주파 동작 시 필요로 하는 동작 전압, 주파수, 선형성 및 출력 중 적어도 하나에 따라 결정되는 것을 특징으로 하는 HEMT 제조 방법
|
| 7 |
7
제 1 항에 있어서, 상기 다층 구조 보호층은 SiO 유전체 및 SiN 유전체를 포함하는 다층으로 증착함으로써 형성된 것을 특징으로 하는 HEMT 제조 방법
|
| 8 |
8
제 7 항에 있어서, 상기 다층 구조 보호층은 수 나노미터 내지 수 마이크로미터 두께로 증착된 것을 특징으로 하는 HEMT 제조 방법
|
| 9 |
9
제 7 항에 있어서,상기 다층 구조 보호층의 두께, 종류 및 형성 방법은 상기 기판, 제1 반도체층, 및 제2 반도체층의 종류, 두께 및 제공 방식 중 적어도 하나에 따라 결정되는 것을 특징으로 하는 HEMT 제조 방법
|
| 10 |
10
제 7 항에 있어서,상기 다층 구조 보호층은 상기 제1 반도체층과 보호층, 보호층 간의 계면 특성을 향상시키기 위해서 보호층 증착 후 열처리 된 것을 특징으로 하는 HEMT 제조 방법
|
| 11 |
11
제 10 항에 있어서,상기 다층 구조 보호층의 증착 후 계면 특성의 향상을 위한 열처리 온도, 시간 및 분위기는 다층 구조 보호층의 종류, 두께 및 형성방법 중 적어도 하나에 따라 결정되는 것을 특징으로 하는 HEMT 제조 방법
|
| 12 |
12
기판상에 순차적으로 전이층, 제1 반도체층 및 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 위에 소스 및 드레인 전극으로 동작할 금속 패턴들을 형성하는 단계; 상기 제2 반도체 상에 제2 반도체층과 형성된 금속 패턴들을 덮는 보호층을 형성하는 단계;열처리를 통하여 상기 소스와 드레인 전극들이 상기 제1 반도체층과 상기 제2 반도체층으로 확산될 수 있도록 활성화시키는 단계; 상기 보호층을 제거하는 단계;상기 제2 반도체층과 상기 소스 및 드레인 전극들을 덮는 다층 구조의 보호층을 형성하는 단계; 열처리를 통하여 상기 다층 구조 보호층의 계면 특성을 향상시키는 단계;상기 다층 구조 보호층 위에 소스와 드레인 전극들 사이에 배치되는 게이트 전극들을 형성하는 단계;상기 기판을 얇게 만드는 단계; 상기 얇아진 기판에 소스 전극들을 연결할 비아홀을 형성하는 단계; 및상기 소스 전극들을 비아홀을 통하여 서로 연결하는 단계를 포함하는 HEMT 제조 방법
|
| 13 |
13
기판상에 순차적으로 전이층, 제1 반도체층 및 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 위에 소스 및 드레인 전극으로 동작할 금속 패턴들을 형성하는 단계; 상기 제2 반도체 상에 제2 반도체층과 형성된 금속 패턴들을 덮는 보호층을 형성하는 단계;열처리를 통하여 상기 소스와 드레인 전극들이 상기 제1 반도체층과 상기 제2 반도체층으로 확산될 수 있도록 활성화시키는 단계; 상기 보호층을 제거하는 단계;상기 제2 반도체층에서 게이트가 형성될 영역들을 부분적으로 식각하는 단계; 상기 제2 반도체층과 소스 및 드레인 전극들을 덮는 다층 구조의 보호층을 형성하는 단계; 열처리를 통하여 상기 다층 구조 보호층의 계면 특성을 향상시키는 단계;상기 다층 구조 보호층 위에 소스와 드레인 전극들 사이에 배치되는 게이트 전극들을 형성하는 단계;상기 기판을 얇게 만드는 단계; 상기 얇아진 기판에 소스 전극들을 연결할 비아홀을 형성하는 단계; 및상기 소스 전극들을 비아홀을 통하여 서로 연결하는 단계를 포함하는 HEMT 제조 방법
|
| 14 |
14
기판상에 순차적으로 전이층, 제1 반도체층, 제2 반도체층 및 p형 반도체층을 형성하는 단계; 상기 p형 반도체층에서 게이트 전극으로 사용될 영역들을 남기고 식각하는 단계; 상기 제2 반도체층 위에 소스 및 드레인 전극으로 동작할 금속 패턴들을 형성하는 단계; 상기 제2 반도체 상에 제2 반도체층과 형성된 금속 패턴들을 덮는 보호층을 형성하는 단계;열처리를 통하여 소스와 드레인 전극들이 상기 제1 반도체층과 상기 제2 반도체층으로 확산될 수 있도록 활성화시키는 단계; 상기 보호층을 제거하는 단계;상기 제2 반도체층과 상기 소스 및 드레인 전극들을 덮는 다층 구조의 보호층을 형성하는 단계; 열처리를 통하여 상기 다층 구조 보호층의 계면 특성을 향상시키는 단계;상기 다층 구조 보호층 위에 상기 소스와 드레인 전극들 사이에 배치되는 게이트 전극들을 형성하는 단계;상기 기판을 얇게 만드는 단계; 상기 얇아진 기판에 소스 전극들을 연결할 비아홀을 형성하는 단계; 상기 소스 전극들을 비아홀을 통하여 서로 연결하는 단계를 포함하는 HEMT 제조 방법
|
