| 1 |
1
변환 모드에 따른 변환 양자화 방법은, 변환기가 잔여 블록에 대한 2D(dimension)-DCT(discrete cosine transform) 변환을 수행하는 단계; 및양자화기가 상기 2D-DCT 변환된 잔여 블록에 대한 양자화를 수행하는 단계를 포함하되, 상기 변환기는 제1 1D DCT부 및 제2 1D DCT부를 포함하되, 상기 제1 1D DCT부 및 상기 제2 1D DCT부 각각은 DIA(DCT input adder), DSA(DCT shift adder), DOA(DCT output adder)를 기반으로 1D-DCT 변환을 수행하는 것을 특징으로 하는 방법
|
| 2 |
2
제1항에 있어서,상기 DIA는 복수 단계의 파이프라인 구조로 구현된 복수의 가감산기와 복수의 멀티플렉서를 기반으로 매 사이클마다 계수가 출력되도록 구현되고,상기 DIA는 복수개의 변환 모드 각각에 따라 상기 복수개의 가감산기에 저장된 값을 기반으로 상기 복수개의 멀티플렉서를 통해 출력값이 출력되도록 구현되고,상기 DIA는 상기 1D-DCT 변환에서 상기 복수개의 변환 모드에 따라 최대한 곱셈 계수가 중복되도록 구현되는 것을 특징으로 하는 방법
|
| 3 |
3
제2항에 있어서,상기 DSA는 상기 출력값 각각을 입력값으로 입력받는 복수의 종류의 복수개의 하위 블록을 포함하고, 상기 복수개의 하위 블록 각각의 출력은 복수의 사이클에 따라 상기 복수개의 변환 모드에 따라 다른 값을 출력하는 적어도 하나의 출력부를 기반으로 결정되고, 상기 적어도 하나의 출력부는 복수개의 레지스터에 저장된 값을 기반으로 상기 복수개의 변환 모드에 따라 다른 값을 출력하는 것을 특징으로 하는 방법
|
| 4 |
4
제3항에 있어서,상기 DOA는 상기 복수의 사이클에 따라 상기 DSA에 의해 출력된 값을 기반으로 변환 계수를 생성하기 위한 복수의 MUX 그룹 및 복수의 에더 그룹을 포함하고, 상기 복수의 MUX 그룹은 상기 복수의 에더 그룹에 의해 가감산이 수행되기 위해 필요한 입력들을 상기 복수개의 변환 모드 각각에 따라 출력하고,상기 복수의 에더 그룹은 상기 복수개의 변환 모드 간 중복되는 연산을 그룹핑하여 곱셈 계수에 대한 가감산을 수행하여 상기 변환 계수를 출력하는 것을 특징으로 하는 방법
|
| 5 |
5
제4항에 있어서,상기 양자화기는 상기 변환 계수에 대한 양자화를 위해 사이클 0에서 계산된 값을 쉬프트하여 양자화를 수행하는 것을 특징으로 하는 방법
|
| 6 |
6
변환 모드에 따른 변환 양자화를 수행하는 변환양자화장치는,잔여 블록에 대한 2D(dimension)-DCT(discrete cosine transform) 변환을 수행하도록 구현되는 변환기; 및상기 2D-DCT 변환된 잔여 블록에 대한 양자화를 수행하도록 구현되는 양자화기를 포함하되, 상기 변환기는 제1 1D DCT부 및 제2 1D DCT부를 포함하되, 상기 제1 1D DCT부 및 상기 제2 1D DCT부 각각은 DIA(DCT input adder), DSA(DCT shift adder), DOA(DCT output adder)를 기반으로 1D-DCT 변환을 수행하는 것을 특징으로 하는 변환양자화 장치
|
| 7 |
7
제6항에 있어서,상기 DIA는 복수 단계의 파이프라인 구조로 구현된 복수의 가감산기와 복수의 멀티플렉서를 기반으로 매 사이클마다 계수가 출력되도록 구현되고,상기 DIA는 복수개의 변환 모드 각각에 따라 상기 복수개의 가감산기에 저장된 값을 기반으로 상기 복수개의 멀티플렉서를 통해 출력값이 출력되도록 구현되고,상기 DIA는 상기 1D-DCT 변환에서 상기 복수개의 변환 모드에 따라 최대한 곱셈 계수가 중복되도록 구현되는 것을 특징으로 하는 변환양자화 장치
|
| 8 |
8
제7항에 있어서,상기 DSA는 상기 출력값 각각을 입력값으로 입력받는 복수의 종류의 복수개의 하위 블록을 포함하고, 상기 복수개의 하위 블록 각각의 출력은 복수의 사이클에 따라 상기 복수개의 변환 모드에 따라 다른 값을 출력하는 적어도 하나의 출력부를 기반으로 결정되고, 상기 적어도 하나의 출력부는 복수개의 레지스터에 저장된 값을 기반으로 상기 복수개의 변환 모드에 따라 다른 값을 출력하는 것을 특징으로 하는 변환양자화 장치
|
| 9 |
9
제8항에 있어서,상기 DOA는 상기 복수의 사이클에 따라 상기 DSA에 의해 출력된 값을 기반으로 변환 계수를 생성하기 위한 복수의 MUX 그룹 및 복수의 에더 그룹을 포함하고, 상기 복수의 MUX 그룹은 상기 복수의 에더 그룹에 의해 가감산이 수행되기 위해 필요한 입력들을 상기 복수개의 변환 모드 각각에 따라 출력하고,상기 복수의 에더 그룹은 상기 복수개의 변환 모드 간 중복되는 연산을 그룹핑하여 곱셈 계수에 대한 가감산을 수행하여 상기 변환 계수를 출력하는 것을 특징으로 하는 변환양자화 장치
|
| 10 |
10
제9항에 있어서, 상기 양자화기는 상기 변환 계수에 대한 양자화를 위해 사이클 0에서 계산된 값을 쉬프트하여 양자화를 수행하는 것을 특징으로 하는 변환양자화 장치
|
