| 1 |
1
칼슘실리사이드를 함유하는 전구체를 산에 침지하여 칼슘을 용해시켜 실록센을 얻는 반응단계;상기 실록센, 전도성 탄소재료, 및 바인더를 혼합하여 전극물질 슬러리를 제조하는 슬러리제조단계; 및 상기 전극물질 슬러리를 기재 상에 코팅하고 건조하여 실록센 시트를 제조하는 시트건조단계;를 포함하여, 실록센 시트를 포함하는 전극을 제조하는 과정을 포함하는, 수퍼커패시터의 제조방법
|
| 2 |
2
제1항에 있어서,상기 전극물질 슬러리는 상기 실록센을 60 내지 95 중량%로 함유하는 것인, 수퍼커패시터의 제조방법
|
| 3 |
3
제1항에 있어서,상기 산은 4 ℃ 이하의 강산인, 수퍼커패시터의 제조방법
|
| 4 |
4
제1항에 있어서,상기 제조방법은, 상기 반응단계와 상기 슬러리제조단계 사이에 실록센건조단계를 더 포함하고,상기 실록센건조단계는 60 내지 90 ℃의 건조온도에서 6 내지 20 시간 동안 진행되는, 수퍼커패시터의 제조방법
|
| 5 |
5
제1항에 있어서,상기 실록센은 규소의 (001)면과 (100)면이 발달한 것인, 수퍼커패시터의 제조방법
|
| 6 |
6
제1항에 있어서,상기 실록센은 XPS 분석으로 확인한 O/Si 원자 비율이 1
|
| 7 |
7
제1항에 있어서,상기 실록센은 카츠키 타입의 Si 평면을 포함하며, 그 표면에 수산기를 포함하는 것인, 수퍼커패시터의 제조방법
|
| 8 |
8
제1항에 있어서,상기 실록센은 N2 흡탈착법을 이용하여 측정한 비표면적은 30 내지 90 m2 g-1인 것이고, 평균 공극 크기가 2 내지 6 인 메조기공을 갖는 것인, 수퍼커패시터의 제조방법
|
| 9 |
9
제1항에 있어서, 상기 제조방법은,상기 전극을 제조하는 과정 이후에 분리막 배치단계와 전해액 주입단계를 더 포함하고, 상기 전해액은 TEABF4을 포함하는 것인, 수퍼커패시터의 제조방법
|
| 10 |
10
실록센, 전도성 탄소재료, 및 바인더를 포함하는 전극물질을 함유하는 2 이상의 전극; 상기 전극 사이에 위치하는 분리막; 그리고 전해액을 포함하며,상기 실록센은 규소의 (001)면과 (100)이 발달한 것으로, 카츠키 타입의 Si 평면을 포함하는 것인, 수퍼커패시터
|
| 11 |
11
제10항에 있어서,상기 실록센은 N2 흡탈착법을 이용하여 측정한 비표면적은 30 내지 90 m2 g-1인 것이고, 평균 공극 크기가 2 내지 6 인 메조기공을 갖는 것인, 수퍼커패시터
|
| 12 |
12
제10항에 있어서,상기 수퍼커패시터는 삽입 정전 용량을 갖는 것인, 수퍼커패시터
|
| 13 |
13
제10항에 있어서,상기 수퍼커패시터는 1
|
