| 1 |
1
제1형 MOS로 구현된 제1 메모리 커패시터;제2형 MOS로 구현된 제2 메모리 커패시터; 및상기 제1 메모리 커패시터 및 상기 제2 메모리 커패시터를 연결하는 제어부를 포함하되,상기 제어부는 병렬적으로 배치된 복수의 더미 커패시터 및 상기 복수의 더미 커패시터 각각에 직렬적으로 연결된 복수의 제어스위치를 포함하며,상기 제1 메모리 커패시터 및 상기 제2 메모리 커패시터는 전류 거울인 것을 특징으로 하는 전류메모리 회로
|
| 2 |
2
제1항에 있어서,상기 제어부는 상기 복수의 제어스위치 중 적어도 하나를 온(ON) 상태로 제어하는 제어 유닛을 더 포함하는 것을 특징으로 하는 전류메모리 회로
|
| 3 |
3
제1항에 있어서,상기 제어부는 상기 제2 메모리 커패시터의 출력 신호의 크기에 따라 상기 복수의 제어스위치 중 적어도 하나를 선택적으로 온(ON) 상태로 제어하는 제어 유닛을 더 포함하는 것을 특징으로 하는 전류메모리 회로
|
| 4 |
4
제1항에 있어서,상기 제1 메모리 커패시터의 입력 신호와 상기 제2 메모리 커패시터의 출력 신호 사이의 시간을 변경하는 설정부를 더 포함하는 것을 특징으로 하는 전류메모리 회로
|
| 5 |
5
제1항에 있어서,상기 전류 거울은 바이어스 전류를 이용하지 않고, 입력 전류로만 구동되는 것을 특징으로 하는 전류메모리 회로
|
