| 1 |
1
돌출부를 포함하는 소스 영역; 상기 돌출부의 일 측에 구비되는 제1 게이트 전극; 상기 돌출부의 상기 제1 게이트 전극과 대향하는 측에 구비되는 제2 게이트 전극; 상기 돌출부 상에 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되는 채널 영역; 상기 채널 영역의 상부에 구비되는 드레인 영역; 및 상기 채널 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면과, 상기 소스 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면과, 상기 드레인 영역 중 적어도 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 대향하는 면에 구비되는 절연막을 포함하고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 길이(Lgate)는, 상기 채널 영역의 길이(Lchannel) 및 상기 돌출부의 두께(Tsov)에 대해서, Lgate = Lchannel + Tsov를 만족하는 것인 수직 구조 터널 전계 효과 트랜지스터의 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치로서,상기 디자인 파라미터 결정 장치는 프로그램을 저장하는 저장 수단 및 상기 프로그램을 실행하는 프로세서를 포함하며,상기 프로그램은,상기 수직 구조 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 제1 인스트럭션;상기 돌출부의 두께(Tsov)를 변화시키면서 상기 수직 구조 터널 전계 효과 트랜지스터의 RDF(Random Dopant Fluctuation)에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 제2 인스트럭션; 및상기 RDF에 따른 소자 특성을 기초로 상기 돌출부의 최종 두께를 결정하는 제3 인스트럭션을 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 2 |
2
제1항에 있어서,상기 소자 파라미터들은 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 길이(Lgate), 상기 돌출부의 폭(Wsov), 상기 돌출부를 제외한 상기 소스 영역의 두께(Tsource), 상기 소스 영역 및 상기 드레인 영역의 도핑 농도, 상기 채널 영역의 도핑 농도, 상기 소스 영역과 상기 드레인 영역과 상기 채널 영역의 재질, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 재질, 상기 수직 구조 터널 전계 효과 트랜지스터의 등가 산화막 두께, 상기 수직 구조 터널 전계 효과 트랜지스터의 게이트 일함수 및 공급 전압 중 적어도 하나를 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 RDF에 따른 소자 특성은 상기 수직 구조 터널 전계 효과 트랜지스터의 문턱 전압(VTH)의 RDF에 따른 분산(σVTH)을 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 5 |
5
제4항에 있어서,상기 제3 인스트럭션은상기 분산(σVTH) 값이 최소가 되는 경우의 상기 돌출부의 두께(Tsov)를 상기 돌출부의 최종 두께로 결정하는 제3-1 인스트럭션을 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 6 |
6
제4항에 있어서,상기 RDF에 따른 소자 특성은 상기 수직 구조 터널 전계 효과 트랜지스터의 서브스레숄드 슬로프(sub-threshold slope) 값을 더 포함하는 것이고,상기 제3 인스트럭션은 상기 서브스레숄드 슬로프 값이 60mV/decade 이하인 경우 중에서 상기 분산(σVTH) 값이 최소가 되는 경우의 상기 돌출부의 두께(Tsov)를 상기 돌출부의 최종 두께로 결정하는 제3-2 인스트럭션을 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 7 |
7
돌출부를 포함하는 소스 영역; 상기 돌출부의 일 측에 구비되는 제1 게이트 전극; 상기 돌출부의 상기 제1 게이트 전극과 대향하는 측에 구비되는 제2 게이트 전극; 상기 돌출부 상에 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 구비되는 채널 영역; 상기 채널 영역의 상부에 구비되는 드레인 영역; 및 상기 채널 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면과, 상기 소스 영역과 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 경계면과, 상기 드레인 영역 중 적어도 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 대향하는 면에 구비되는 절연막을 포함하고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 길이(Lgate)는, 상기 채널 영역의 길이(Lchannel) 및 상기 돌출부의 두께(Tsov)에 대해서, Lgate = Lchannel + Tsov를 만족하는 것인 수직 구조 터널 전계 효과 트랜지스터의 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법으로서,(a) 상기 수직 구조 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 단계;(b) 상기 돌출부의 두께(Tsov)를 변화시키면서 상기 수직 구조 터널 전계 효과 트랜지스터의 RDF에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 단계; 및(c) 상기 RDF에 따른 소자 특성을 기초로 상기 돌출부의 최종 두께를 결정하는 단계를 포함하는 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법
|
| 8 |
8
제7항에 있어서,상기 소자 파라미터들은 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 길이(Lgate), 상기 돌출부의 폭(Wsov), 상기 돌출부를 제외한 상기 소스 영역의 두께(Tsource), 상기 소스 영역 및 상기 드레인 영역의 도핑 농도, 상기 채널 영역의 도핑 농도, 상기 소스 영역과 상기 드레인 영역과 상기 채널 영역의 재질, 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 재질, 상기 수직 구조 터널 전계 효과 트랜지스터의 등가 산화막 두께, 상기 수직 구조 터널 전계 효과 트랜지스터의 게이트 일함수 및 공급 전압 중 적어도 하나를 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법
|
| 9 |
9
삭제
|
| 10 |
10
제7항에 있어서,상기 RDF에 따른 소자 특성은 상기 수직 구조 터널 전계 효과 트랜지스터의 문턱 전압(VTH)의 RDF에 따른 분산(σVTH)을 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법
|
| 11 |
11
제10항에 있어서,상기 단계 (c)는,상기 분산(σVTH) 값이 최소가 되는 경우의 상기 돌출부의 두께(Tsov)를 상기 돌출부의 최종 두께로 결정하는 단계를 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법
|
| 12 |
12
제10항에 있어서,상기 RDF에 따른 소자 특성은 상기 수직 구조 터널 전계 효과 트랜지스터의 서브스레숄드 슬로프 값을 더 포함하는 것이고,상기 단계 (c)는, 상기 서브스레숄드 슬로프 값이 60mV/decade 이하인 경우 중에서 상기 분산(σVTH)값이 최소가 되는 경우의 상기 돌출부의 두께(Tsov)를 상기 돌출부의 최종 두께로 결정하는 단계를 포함하는 것인 RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 방법
|
