| 1 |
1
금속 분말 60 ~ 85중량%, 세라믹 공재 5 ~ 15 중량%, 및 나머지 바인더로 조성되며, 상기 세라믹 공재는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3로 조성되는 주성분과, LiBiO2로 이루어진 부성분을 포함하며, 상기 금속 분말은 5 ~ 20㎛의 평균직경을 갖고, 상기 세라믹 공재는 1 ~ 15㎛의 평균직경을 갖되, 상기 세라믹 공재는 상기 금속 분말보다 평균직경이 작은 것이 이용되는 내부전극 페이스트 조성물
|
| 2 |
2
금속 분말 60 ~ 85중량%, 세라믹 공재 5 ~ 15 중량%, 및 나머지 바인더로 조성되며, 상기 세라믹 공재는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3로 조성되며, 상기 금속 분말은 5 ~ 20㎛의 평균직경을 갖고, 상기 세라믹 공재는 1 ~ 15㎛의 평균직경을 갖되, 상기 세라믹 공재는 상기 금속 분말보다 평균직경이 작은 것이 이용되는 내부전극 페이스트 조성물
|
| 3 |
3
제1항에 있어서,상기 세라믹 공재는 상기 주성분 93 ~ 97 중량% 및 부성분 3 ~ 7 중량%로 조성되는 것을 특징으로 하는 내부전극 페이스트 조성물
|
| 4 |
4
제1항 또는 제2항에 있어서,상기 금속 분말은 은(Ag), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 내부전극 페이스트 조성물
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제1항 또는 제2항에 있어서,상기 바인더는 수지 및 용매 중 1종 이상을 포함하는 것을 특징으로 하는 내부전극 페이스트 조성물
|
| 8 |
8
수직적으로 적층된 복수의 압전체층과, 상기 복수의 압전체층의 내부에 배치된 복수의 내부전극을 갖는 세라믹 적층체; 및 상기 세라믹 적층체의 외측에 장착되어, 상기 복수의 내부전극의 측면과 전기적으로 접합된 복수의 외부전극;을 포함하며, 상기 복수의 내부전극은 금속 분말 60 ~ 85 중량%, 세라믹 공재 5 ~ 15 중량%, 및 나머지 바인더로 조성되며, 상기 세라믹 공재는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3만으로 조성되거나, 또는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3로 조성되는 주성분과, LiBiO2로 이루어진 부성분을 포함하는 내부전극 페이스트 조성물을 이용하여 형성되며, 상기 금속 분말은 5 ~ 20㎛의 평균직경을 갖고, 상기 세라믹 공재는 1 ~ 15㎛의 평균직경을 갖되, 상기 세라믹 공재는 상기 금속 분말보다 평균직경이 작은 것이 이용되는 적층 압전세라믹 커패시터
|
| 9 |
9
제8항에 있어서,상기 복수의 내부전극은 각각 5 ~ 10㎛의 두께를 갖는 것을 특징으로 하는 적층 압전세라믹 커패시터
|
| 10 |
10
제8항에 있어서,상기 복수의 내부전극은 상기 세라믹 공재에 의해 소결이 지연되어 수축이 제어되는 것을 특징으로 하는 적층 압전세라믹 커패시터
|
| 11 |
11
(a) 복수의 세라믹 그린 시트를 마련하는 단계; (b) 상기 세라믹 그린 시트에 내부전극 페이스트 조성물을 도포하고 건조하여 복수의 내부전극을 형성하는 단계; (c) 상기 복수의 내부전극이 형성된 세라믹 그린 시트를 적층하여 세라믹 적층체를 형성하는 단계; (d) 상기 세라믹 적층체를 절단한 후, 소성하는 단계; 및 (e) 상기 복수의 내부전극의 측면과 전기적으로 접합되는 복수의 외부전극을 형성하는 단계;를 포함하며, 상기 내부전극 페이스트 조성물은 금속 분말 60 ~ 85 중량%, 세라믹 공재 5 ~ 15 중량%, 및 나머지 바인더로 조성되며, 상기 세라믹 공재는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3만으로 조성되거나, 또는 xPb(Mg1/3Nb2/3)O3-yPbZrO3-zPbTiO3로 조성되는 주성분과, LiBiO2로 이루어진 부성분을 포함하며, 상기 금속 분말은 5 ~ 20㎛의 평균직경을 갖고, 상기 세라믹 공재는 1 ~ 15㎛의 평균직경을 갖되, 상기 세라믹 공재는 상기 금속 분말보다 평균직경이 작은 것이 이용되는 적층 압전세라믹 커패시터 제조 방법
|
| 12 |
12
제11항에 있어서,상기 (b) 단계에서, 상기 복수의 내부전극은 각각 5 ~ 10㎛의 두께로 형성하는 것을 특징으로 하는 적층 압전세라믹 커패시터 제조 방법
|
| 13 |
13
제11항에 있어서,상기 (d) 단계에서, 상기 세라믹 적층체의 소성시, 상기 복수의 내부전극은 세라믹 공재에 의해 소결이 지연되어 수축이 제어되는 것을 특징으로 하는 적층 압전세라믹 커패시터 제조 방법
|
| 14 |
14
제11항에 있어서,상기 (d) 단계에서, 상기 소성은 860 ~ 920℃의 저온에서 실시하는 것을 특징으로 하는 적층 압전세라믹 커패시터 제조 방법
|
