| 1 |
1
단말의 SC-LDPC 코드의 쌍방향 (two-way) 슬라이딩 윈도우(Sliding Window, SW) 복호 방법으로서,코드워드(codeword)를 복호함으로써 상기 코드워드의 복수의 블록들로부터의 비트 시퀀스(bit sequence)에 대한 우도비(Log Likelihood Ratio)를 결정하는 단계; 및상기 결정된 우도비에 기초하여 상기 비트 시퀀스에 대한 비트 결정(bit decision)을 수행하는 단계를 포함하고,상기 코드워드는 제1 단(end) 및 상기 제1 단의 반대편에 위치된 제2 단을 포함하고,상기 코드워드의 복호는, 제1 복호기에 대응하는 제1 윈도우를 상기 제1 단으로부터 상기 제2 단으로, 제2 복호기에 대응하는 제2 윈도우를 상기 제2 단으로부터 상기 제1 단으로 순차적으로 이동시키면서 상기 제1 윈도우와 상기 제2 윈도우에 포함된 블록들을 복호함으로써 수행되고,상기 비트 시퀀스에 대한 우도비는 상기 제1 복호기에 의하여 결정된 상기 비트 시퀀스의 제1 우도비와 상기 제2 복호기에 의하여 결정된 상기 비트 시퀀스의 제2 우도비에 기초하여 결정되고,상기 코드워드 상에서 상기 제1 윈도우의 이동에 따라서 상기 제1 복호기가 상기 제2 복호기에 의하여 이미 복호된 제1 블록을 복호하는 경우, 상기 제1 블록의 비트들에 대한 상기 제1 우도비는 상기 제1 복호기에 의하여 결정되는 상기 제1 블록의 우도비와 상기 제2 복호기에 의하여 결정된 상기 제1 블록의 우도비의 합에 기초하여 결정되고,상기 코드워드 상에서 상기 제2 윈도우의 이동에 따라서 상기 제2 복호기가 상기 제1 복호기에 의하여 이미 복호된 제2 블록을 복호하는 경우, 상기 제2 블록의 비트들에 대한 우도비는 상기 제2 복호기에 의하여 결정되는 우도비와 상기 제1 복호기에 의하여 결정된 우도비의 합에 기초하여 결정되는
|
| 2 |
2
제 1 항에 있어서,상기 제1 윈도우의 상기 제1 단에서의 반복 복호의 횟수는 상기 제1 윈도우의 이동된 위치들 각각에서의 반복 복호의 횟수보다 작고,상기 제2 윈도우의 상기 제2 단에서의 반복 복호의 횟수는 상기 제2 윈도우의 이동된 위치들 각각에서의 반복 복호의 횟수보다 작은, 쌍방향 SW 복호 방법
|
| 3 |
3
제 1 항에 있어서,상기 제1 복호기에 의하여 복호된 상기 복수의 블록들 각각에 대한 체크섬(check sum) 성공 여부를 지시하는 제1 플래그(flag) 블록을 생성하는 단계; 및상기 제2 윈도우에 의하여 복호된 상기 복수의 블록들 각각에 대한 체크섬 성공 여부를 지시하는 제2 플래그 블록을 생성하는 단계를 더 포함하고,상기 복수의 블록들 중 제3 블록에 대응하는 상기 제1 플래그 블록의 제1 플래그 비트와 상기 제2 플래그 블록의 제2 플래그 비트 중 하나가 체크섬 실패를 지시하는 경우, 상기 제1 플래그 비트와 상기 제2 플래그 비트 중 체크섬 실패를 지시하는 플래그 비트에 대응하는 우도비는 상기 제3 블록의 상기 비트 결정에 이용되지 않는, 쌍방향 SW 복호 방법
|
| 4 |
4
제 3 항에 있어서, 상기 제1 플래그 비트와 상기 제2 플래그 비트 모두가 체크섬 실패를 지시하는 경우, 상기 제1 플래그 비트와 상기 제2 플래그 비트에 대응하는 블록의 우도비들은 상기 제3 블록의 상기 비트 결정에 이용되는, 쌍방향 SW 복호 방법
|
| 5 |
5
제 1 항에 있어서,상기 비트 결정은 상기 비트 시퀀스 중 기설정된 임계값 이하의 우도비를 갖는 비트를 플리핑(flipping)하는 것을 포함하는, 쌍방향 SW 복호 방법
|
| 6 |
6
무선 신호를 송수신하는 송수신기; 및상기 송수신기에 연결된 프로세서를 포함하는 단말로서, 상기 프로세서는, 코드워드(codeword)를 복호함으로써 상기 코드워드의 복수의 블록들로부터의 비트 시퀀스(bit sequence)에 대한 우도비(Log Likelihood Ratio)를 결정하고, 상기 결정된 우도비에 기초하여 상기 비트 시퀀스에 대한 비트 결정(bit decision)을 수행하도록 구성되고,상기 코드워드는 제1 단(end) 및 상기 제1 단의 반대편에 위치된 제2 단을 포함하고,상기 코드워드의 복호는, 제1 복호기에 대응하는 제1 윈도우를 상기 제1 단으로부터 상기 제2 단으로, 제2 복호기에 대응하는 제2 윈도우를 상기 제2 단으로부터 상기 제1 단으로 순차적으로 이동시키면서 상기 제1 윈도우와 상기 제2 윈도우에 포함된 블록들을 복호함으로써 수행되고,상기 비트 시퀀스에 대한 우도비는 상기 제1 복호기에 의하여 결정된 상기 비트 시퀀스의 제1 우도비와 상기 제2 복호기에 의하여 결정된 상기 비트 시퀀스의 제2 우도비에 기초하여 결정되고,상기 코드워드 상에서 상기 제1 윈도우의 이동에 따라서 상기 제1 복호기가 상기 제2 복호기에 의하여 이미 복호된 제1 블록을 복호하는 경우, 상기 제1 블록의 비트들에 대한 상기 제1 우도비는 상기 제1 복호기에 의하여 결정되는 상기 제1 블록의 우도비와 상기 제2 복호기에 의하여 결정된 상기 제1 블록의 우도비의 합에 기초하여 결정되고,상기 코드워드 상에서 상기 제2 윈도우의 이동에 따라서 상기 제2 복호기가 상기 제1 복호기에 의하여 이미 복호된 제2 블록을 복호하는 경우, 상기 제2 블록의 비트들에 대한 우도비는 상기 제2 복호기에 의하여 결정되는 우도비와 상기 제1 복호기에 의하여 결정된 우도비의 합에 기초하여 결정되는
|
| 7 |
7
제 6 항에 있어서,상기 제1 윈도우의 상기 제1 단에서의 반복 복호의 횟수는 상기 제1 윈도우의 이동된 위치들 각각에서의 반복 복호의 횟수보다 작고,상기 제2 윈도우의 상기 제2 단에서의 반복 복호의 횟수는 상기 제2 윈도우의 이동된 위치들 각각에서의 반복 복호의 횟수보다 작은, 단말
|
| 8 |
8
제 6 항에 있어서,상기 프로세서는, 상기 제1 복호기에 의하여 복호된 상기 복수의 블록들 각각에 대한 체크섬(check sum) 성공 여부를 지시하는 제1 플래그(flag) 블록을 생성하고, 상기 제2 윈도우에 의하여 복호된 상기 복수의 블록들 각각에 대한 체크섬 성공 여부를 지시하는 제2 플래그 블록을 생성하도록 더 구성되고,상기 복수의 블록들 중 제3 블록에 대응하는 상기 제1 플래그 블록의 제1 플래그 비트와 상기 제2 플래그 블록의 제2 플래그 비트 중 하나가 체크섬 실패를 지시하는 경우, 상기 제1 플래그 비트와 상기 제2 플래그 비트 중 체크섬 실패를 지시하는 플래그 비트에 대응하는 우도비는 상기 제3 블록의 상기 비트 결정에 이용되지 않는, 단말
|
| 9 |
9
제 8 항에 있어서, 상기 제1 플래그 비트와 상기 제2 플래그 비트 모두가 체크섬 실패를 지시하는 경우, 상기 제1 플래그 비트와 상기 제2 플래그 비트에 대응하는 블록의 우도비들은 상기 제3 블록의 상기 비트 결정에 이용되는, 단말
|
| 10 |
10
제 6 항에 있어서,상기 비트 결정은 상기 비트 시퀀스 중 기설정된 임계값 이하의 우도비를 갖는 비트를 플리핑(flipping)하는 것을 포함하는, 단말
|
