| 1 |
1
CPU의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 HMC측 HMC컨트롤 장치로 전송하는 링크 마스터; 및상기 HMC측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 상기 CPU에 전송하는 링크 슬레이브를 포함하는 링크부를 다수 포함하되,상기 링크 마스터는 상기 CPU의 저전력 모드 요청이 발생하면 상기 CPU의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며,상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 체크 패킷을 생성하여 상기 HMC측 HMC컨트롤 장치로 전송하고,상기 링크 마스터는 상기 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송 받으면 슬립 모드로 전환되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치
|
| 2 |
2
제1항에 있어서,상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는 경우에만 상기 체크 패킷을 생성하여 전송하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치
|
| 3 |
3
제1항에 있어서,상기 HMC측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 CPU측 HMC컨트롤 장치
|
| 4 |
4
제1항에 있어서,상기 링크 마스터와 상기 링크 슬레이브를 동기화하는 동기화부를 더 포함하되,모든 링크 마스터가 슬립 모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되어 상기 동기화부가 비활성화되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치
|
| 5 |
5
제1항에 있어서,상기 링크부는 고속 직렬 링크를 통해 상기 HMC측 HMC컨트롤 장치와 연결되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 장치
|
| 6 |
6
CPU측 HMC컨트롤 장치로부터 전송받은 요청 패킷을 응답 버퍼에 저장하고 저장된 순서대로 HMC에 전송하는 링크 슬레이브; 및상기 HMC의 요청 패킷을 요청 버퍼에 저장하고 저장된 순서대로 상기 CPU측 HMC컨트롤 장치로 전송하는 링크 마스터를 포함하는 링크부를 다수 포함하되,상기 링크 슬레이브가 상기 CPU측 HMC컨트롤 장치로부터 슬립 모드 전환을 위한 체크 패킷을 전송받으면 상기 링크 마스터는 상기 HMC의 요청 패킷을 더 이상 수신하지 않는 대기 모드로 전환되며,상기 링크 마스터는 상기 대기 모드에서 버퍼를 확인한 후 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 CPU측 HMC컨트롤 장치로 전송하고 슬립 모드로 전환되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치
|
| 7 |
7
제6항에 있어서,상기 링크 마스터는 상기 대기 모드에서 상기 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는 경우에만 상기 체크 패킷을 전송하는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치
|
| 8 |
8
제6항에 있어서,상기 CPU측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 HMC측 HMC컨트롤 장치
|
| 9 |
9
제6항에 있어서,상기 링크 마스터와 상기 링크 슬레이브를 동기화하는 동기화부를 더 포함하되,모든 링크 마스터가 슬립 모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되어 상기 동기화부가 비활성화되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치
|
| 10 |
10
제6항에 있어서,상기 링크부는 고속 직렬 링크를 통해 상기 CPU측 HMC컨트롤 장치와 연결되는 것을 특징으로 하는 저전력 모드를 위한 HMC측 HMC컨트롤 장치
|
| 11 |
11
(a) 링크 마스터를 CPU의 요청 패킷을 더 이상 받아오지 않는 대기 모드로 전환하는 단계;(b) 링크 마스터가 상기 대기 모드에서 버퍼가 비어있는지 확인하는 단계;(c) 링크 마스터가 단계(b)에서 확인한 버퍼가 모두 비어있는 경우에 체크 패킷을 생성하여 HMC측 HMC컨트롤 장치로 전송하는 단계;(d) 링크 슬레이브가 상기 HMC측 HMC컨트롤 장치로부터 상기 체크 패킷을 전송받는 단계; 및(e) 상기 링크 마스터가 슬립 모드로 전환되는 단계를 포함하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법
|
| 12 |
12
제11항에 있어서,상기 단계(b)에서,상기 링크 마스터는 상기 대기 모드에서 상기 CPU의 요청 패킷을 저장하는 요청 버퍼와 전송이 실패한 요청 패킷이 저장되는 재요청 버퍼 및 상기 HMC측 HMC컨트롤 장치의 응답 버퍼가 모두 비어있는지를 확인하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법
|
| 13 |
13
제11항에 있어서,상기 단계(d)에서,상기 HMC측 HMC컨트롤 장치는 버퍼가 비어있는 경우에만 상기 체크 패킷을 상기 링크 슬레이브로 전송하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법
|
| 14 |
14
제11항에 있어서,상기 단계(e) 이후에,모든 링크 마스터가 슬립모드로 전환되면 모든 링크 마스터는 다운 모드로 전환되는 단계를 더 포함하는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법
|
| 15 |
15
제11항에 있어서,상기 링크 마스터 및 상기 링크 슬레이브는 상기 HMC측 HMC컨트롤 장치와 고속 직렬 링크로 연결되는 것을 특징으로 하는 저전력 모드를 위한 CPU측 HMC컨트롤 방법
|
