| 1 |
1
위상 고정 루프에 있어서, 기준 신호 및 피드백 신호의 상승 에지의 차이와 하강 에지의 차이를 이용하여 업 위상차 신호 및 다운 위상차 신호를 생성하는 위상 주파수 검출부; 상기 업 위상차 신호의 펄스폭 및 상기 다운 위상차 신호의 펄스폭에 비례하여 전하를 공급하여 제1 출력 전압을 출력하는 전하 펌프부; 상기 제1 출력 전압을 가변하여 제2 출력 전압 및 제3 출력 전압을 출력하는 루프 필터부; 및상기 제2 출력 전압 및 상기 제3 출력 전압에 기초하여 특정 주파수를 출력하는 전압 제어 발진기;를 포함하되,상기 전압 제어 발진기의 주파수는 상기 기준 신호와 상기 피드백 신호의 상승 에지 사이의 위상차와 하강 에지 사이의 위상차를 모두 비교하여 제어되며, 상기 위상 주파수 검출부는, 상기 위상 고정 루프의 잘못된 위상 고정을 방지하기 위한 OR 게이트인 OR 게이트 A를 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 위상 주파수 검출부는,상기 기준 신호 및 상기 피드백 신호를 입력받아, 상승 에지 업 신호 및 상승 에지 다운 신호를 출력하는 위상 주파수 검출기 A;상기 기준 신호를 입력받아 NOT 연산을 수행하는 부정 회로 A;상기 피드백 신호를 입력받아 NOT 연산을 수행하는 부정 회로 B; 및 상기 부정 회로 A의 출력값 및 상기 부정 회로 B의 출력값을 입력받아, 하강 에지 업 신호 및 하강 에지 다운 신호를 출력하는 위상 주파수 검출기 B;를 더 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 4 |
4
제3항에 있어서, 상기 위상 주파수 검출부는, 상기 상승 에지 업 신호 및 상기 하강 에지 업 신호를 입력받아 OR 연산을 수행하여 상기 업 위상차 신호를 생성하는 OR 게이트 B1; 및 상기 상승 에지 다운 신호 및 상기 하강 에지 다운 신호를 입력받아 OR 연산을 수행하여 상기 다운 위상차 신호를 생성하는 OR 게이트 B2;를 더 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 5 |
5
제3항에 있어서, 상기 OR 게이트 A는 OR 게이트 A1를 포함하고, 상기 위상 주파수 검출기 A는 SR 플립플롭 A, SR 플립플롭 B, AND 게이트 A를 포함하되, 상기 SR 플립플롭 A의 S 입력단 및 상기 SR 플립플롭 B의 S 입력단으로는 전원전압이 입력되고, 상기 SR 플립플롭 A의 R 입력단 및 상기 SR 플립플롭 B의 R 입력단으로는 상기 AND 게이트 A의 출력 신호가 입력되고, 상기 SR 플립플롭 A의 클록 입력단으로 상기 기준 신호가 입력되고, 상기 SR 플립플롭 B의 클록 입력단으로 상기 피드백 신호가 입력되고, 상기 AND 게이트 A의 입력단 및 상기 OR 게이트 A1의 입력단으로 상기 상승 에지 업 신호 및 상기 상승 에지 다운 신호가 입력되는 것을 특징으로 하는 위상 고정 루프
|
| 6 |
6
제5항에 있어서, 상기 OR 게이트 A는 OR 게이트 A2를 더 포함하고, 상기 위상 주파수 검출기 B는 SR 플립플롭 C, SR 플립플롭 D, AND 게이트 B를 포함하되, 상기 SR 플립플롭 C의 S 입력단 및 상기 SR 플립플롭 D의 S 입력단으로는 상기 전원전압이 입력되고, 상기 SR 플립플롭 C의 R 입력단 및 상기 SR 플립플롭 D의 R 입력단으로는 상기 OR 게이트 A2의 출력 신호가 입력되고, 상기 SR 플립플롭 C의 클록 입력단으로 상기 부정 회로 A의 출력값이 입력되고, 상기 SR 플립플롭 D의 클록 입력단으로 상기 부정 회로 B의 출력값이 입력되고, 상기 AND 게이트 B의 입력단으로 상기 하강 에지 업 신호 및 상기 하강 에지 다운 신호가 입력되고, 상기 OR 게이트 A2의 입력단으로 상기 OR 게이트 A1의 출력 신호 및 상기 AND 게이트 B의 출력 신호가 입력되는 것을 특징으로 하는 위상 고정 루프
|
| 7 |
7
제3항에 있어서, 상기 루프 필터부는, 상기 제1 출력 전압이 인가되는 노드 A와 노드 B 사이에 위치하는 스위치 A; 상기 노드 B와 노드 C 사이에 위치하는 스위치 B; 상기 노드 A와 노드 D 사이에 위치하는 스위치 C; 상기 노드 D와 노드 E 사이에 위치하는 스위치 D; 상기 노드 A와 연결되는 캐패시터 A; 상기 노드 B와 연결되는 캐패시터 B; 상기 노드 C와 연결되는 임피던스 소자 A; 상기 노드 C에서 상기 임피던스 소자 A와 병렬 연결되는 캐패시터 C; 상기 노드 D와 연결되는 캐패시터 D; 상기 노드 E와 연결되는 임피던스 소자 B; 상기 노드 E에서 상기 임피던스 소자 B와 병렬 연결되는 캐패시터 E;를 포함하되,상기 임피던스 소자 A 및 임피던스 소자 B 각각은 저항과 캐패시터가 직렬로 연결되는 것을 특징으로 하는 위상 고정 루프
|
| 8 |
8
제7항에 있어서, 상기 스위치 A와 상기 스위치 D는 동시에 온/오프되고, 상기 스위치 B와 상기 스위치 C는 동시에 온/오프되는 것을 특징으로 하는 위상 고정 루프
|
| 9 |
9
제8항에 있어서, 상기 스위치 A와 상기 스위치 D은 상기 상승 에지 업 신호 및 상기 상승 에지 다운 신호가 동시에 하강하는 경우 기 설정된 시간 동안만 온되고, 상기 스위치 B와 상기 스위치 C은 상기 하강 에지 업 신호 및 상기 하강 에지 다운 신호가 동시에 하강하는 경우 기 설정된 시간 동안만 온되는 것을 특징으로 하는 위상 고정 루프
|
| 10 |
10
위상 고정 루프에 있어서, 기준 신호 및 피드백 신호의 상승 에지의 차이와 하강 에지의 차이를 이용하여 업 위상차 신호 및 다운 위상차 신호를 생성하는 위상 주파수 검출부; 상기 업 위상차 신호의 펄스폭 및 상기 다운 위상차 신호의 펄스폭에 비례하여 전하를 공급하여 제1 출력 전압을 출력하는 전하 펌프부;다수의 캐패시터 및 다수의 스위치로 구성되며, 상기 제1 출력 전압을 가변하여 제2 출력 전압 및 제3 출력 전압을 출력하는 루프 필터부; 상기 제2 출력 전압 및 상기 제3 출력 전압에 기초하여 특정 주파수를 출력하는 전압 제어 발진기; 및 상기 전압 제어 발진기의 출력 신호를 분주하여 상기 피드백 신호를 출력하는 분주기;를 포함하되,상기 루프 필터부는, 상기 기준 신호와 상기 피드백 신호 간의 듀티 사이클이 상이할 경우 발생하는 상기 전압 제어 발진기의 전압 변동(fluctuation)을 제거하는 것을 특징으로 하는 위상 고정 루프
|
