| 1 |
1
일 방향으로 연장 형성되는 공통 소스 라인; 상기 공통 소스 라인에 대해 수직적으로 적층되는 복수의 전극층들; 상기 공통 소스 라인의 중간 영역에서 상기 복수의 전극층들 사이에 배치되는 적어도 하나의 중간 회로층; 및 상기 공통의 소스 라인의 하부 영역에 배치되는 하부 회로층을 포함하고, 상기 하부 회로층은, 상기 복수의 전극층들이 상기 적어도 하나의 중간 회로층에 의해 분할된 채 그룹핑된 복수의 블록들 중 최하부에 위치하는 블록을 담당하며, 상기 적어도 하나의 중간 회로층은, 상기 복수의 블록들 중 상기 최하부에 위치하는 블록의 상부에 위치하는 적어도 하나의 블록을 담당하는 3차원 플래시 메모리
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 적어도 하나의 중간 회로층은, 상기 최하부에 위치하는 블록의 상부에 위치하는 적어도 하나의 블록에 대한 외부 배선과 연결되는 3차원 플래시 메모리
|
| 5 |
5
제4항에 있어서,상기 적어도 하나의 중간 회로층은, 상기 하부 회로층이 상기 최하부에 위치하는 블록에 대한 외부 배선과 연결되는 방향과 반대 방향으로 상기 적어도 하나의 블록에 대한 외부 배선과 연결되는 3차원 플래시 메모리
|
| 6 |
6
제1항에 있어서,상기 적어도 하나의 중간 회로층에는, 트랜지스터, 다이오드 또는 커패시터 중 적어도 하나를 포함하는 회로 요소가 형성되는, 3차원 플래시 메모리
|
| 7 |
7
제1항에 있어서,상기 적어도 하나의 중간 회로층은, 상기 공통 소스 라인에 의해 적어도 일부가 관통되는 3차원 플래시 메모리
|
| 8 |
8
교대로 적층된 복수의 전극층들 및 복수의 층간 절연층들과, 상기 복수의 전극층들 및 상기 복수의 층간 절연층들을 일 방향으로 관통하도록 연장 형성되는 홀을 포함하는 적어도 두 개의 구조체들을 준비하는 단계; 상기 적어도 두 개의 구조체들 중 어느 하나의 구조체의 상부에 실리콘으로 중간 회로층을 생성하는 단계; 상기 어느 하나의 구조체의 상부에 상기 적어도 두 개의 구조체들 중 나머지 하나의 구조체를 적층하는 단계; 및 상기 어느 하나의 구조체의 홀과 상기 나머지 하나의 구조체의 홀에 금속 물질을 채워 넣어 공통 소스 라인을 형성하는 단계를 포함하는 3차원 플래시 메모리의 제조 방법
|
| 9 |
9
제8항에 있어서,상기 어느 하나의 구조체의 상부에 실리콘으로 중간 회로층을 생성하는 단계는, 상기 어느 하나의 구조체의 상부와 홀에 실리콘을 채워 넣어 에피택시얼 성장시키는 단계; 및 상기 어느 하나의 구조체의 상부에만 실리콘으로 형성된 중간 회로층이 잔여하도록 상기 홀에 채워진 실리콘을 식각하는 단계를 포함하는 3차원 플래시 메모리의 제조 방법
|
| 10 |
10
제8항에 있어서,상기 어느 하나의 구조체의 상부에 실리콘으로 중간 회로층을 생성하는 단계는, 상기 중간 회로층 상에 트랜지스터, 다이오드 또는 커패시터 중 적어도 하나를 포함하는 회로 요소를 형성하는 단계를 더 포함하는 3차원 플래시 메모리의 제조 방법
|
| 11 |
11
제8항에 있어서,상기 어느 하나의 구조체의 상부에 실리콘으로 중간 회로층을 생성하는 단계는, 상기 적어도 두 개의 구조체들 중 하부에 실리콘 베이스가 배치된 어느 하나의 구조체의 상부에 상기 중간 회로층을 생성하는 단계인 3차원 플래시 메모리의 제조 방법
|
| 12 |
12
제8항에 있어서,상기 중간 회로층과 외부 배선을 연결시키는 단계를 더 포함하는 3차원 플래시 메모리의 제조 방법
|
| 13 |
13
제12항에 있어서,상기 중간 회로층과 외부 배선을 연결시키는 단계는, 상기 어느 하나의 구조체의 하부에 실리콘 베이스가 배치된 경우 상기 실리콘 베이스가 외부 배선과 연결되는 방향과 반대 방향으로 상기 중간 회로층과 외부 배선을 연결시키는 단계를 포함하는 3차원 플래시 메모리의 제조 방법
|
