1 |
1
일 방향으로 연장 형성되는 채널층과 상기 채널층에 대해 수직적으로 적층되는 복수의 전극층들을 포함하는 스트링; 상기 스트링의 상부에 배치되는 상부 배선층; 상기 스트링의 중간 영역에서 상기 채널층을 관통하며 상기 복수의 전극층들 사이에 배치되는 적어도 하나의 중간 배선층; 상기 스트링의 하부에 배치되는 하부 배선층; 및 상기 적어도 하나의 중간 배선층 내에 형성되어 상기 적어도 하나의 중간 배선층에 의해 분할되는 적어도 두 개의 채널층들을 서로 연결시켜주는 적어도 하나의 연결부를 포함하고, 상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 연장 형성되는 길이가 서로 다른 것을 특징으로 하는 3차원 플래시 메모리 소자
|
2 |
2
제1항에 있어서,상기 적어도 하나의 연결부는, N-층 및 상기 N-층을 둘러싼 채 상기 적어도 하나의 중간 배선층과 접촉되는 N+층을 포함하는, 3차원 플래시 메모리 소자
|
3 |
3
제1항에 있어서,상기 적어도 하나의 연결부는, 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 포함하는, 3차원 플래시 메모리 소자
|
4 |
4
제1항에 있어서,상기 적어도 하나의 연결부는, 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N+층을 포함하는, 3차원 플래시 메모리 소자
|
5 |
5
제1항에 있어서,상기 3차원 플래시 메모리 소자는, P형의 벌크 및 N+의 컨택트를 포함하는 기판 상에 제조되어, 상기 적어도 하나의 연결부에 의해 서로 연결된 상기 적어도 두 개의 채널층들이 상기 벌크와 연결됨에 따라 벌크 소거 동작을 지원하는, 3차원 플래시 메모리 소자
|
6 |
6
제1항에 있어서,상기 적어도 하나의 연결부는, 상기 적어도 하나의 중간 배선층의 하부에 증착된 N+층 및 상기 N+층의 상부에 배치되며 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 포함하는, 3차원 플래시 메모리 소자
|
7 |
7
제1항에 있어서,상기 적어도 하나의 연결부는, 상기 적어도 하나의 중간 배선층의 하부에 증착된 N+층 및 상기 N+층과 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 포함하는, 3차원 플래시 메모리 소자
|
8 |
8
제1항에 있어서,상기 적어도 하나의 중간 배선층은, 상기 스트링에 연결되는 비트라인의 형상에 따른 패턴으로 형성되는 3차원 플래시 메모리 소자
|
9 |
9
제1항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 연장 형성되는 길이가 서로 다르도록 역계단 형상으로 형성되는, 3차원 플래시 메모리 소자
|
10 |
10
제9항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층의 순서로 각각 연장 형성되는 길이가 짧아지는, 3차원 플래시 메모리 소자
|
11 |
11
제9항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 상기 역계단 형상으로 형성됨으로써, 단일 기판 상 동일 선상에 형성되는 플러그들에 각각 연결되는, 3차원 플래시 메모리 소자
|
12 |
12
제1항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층 각각은, 드레인 전극 또는 소스 전극 중 어느 하나로 적응적으로 사용되는, 3차원 플래시 메모리 소자
|
13 |
13
제12항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층 각각은, 제어하고자 하는 메모리 셀을 사이에 두는 다른 배선층이 상기 드레인 전극 또는 상기 소스 전극 중 어느 하나로 사용됨에 응답하여, 상기 드레인 전극 또는 상기 소스 전극 중 상기 다른 배선층이 사용되는 어느 하나를 제외한 나머지 하나로 적응적으로 사용되는, 3차원 플래시 메모리 소자
|
14 |
14
제1항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층 각각은, 상기 복수의 전극층들이 연장 형성되는 방향에 직교하는 방향으로 연장 형성되는, 3차원 플래시 메모리 소자
|
15 |
15
교대로 적층된 복수의 전극층들 및 복수의 층간 절연층들, 상기 복수의 전극층들 및 상기 복수의 층간 절연층들을 일 방향으로 관통하도록 연장 형성되는 채널층을 포함하는 스트링이 각각 형성된 복수의 구조체들을 준비하는 단계; 기판의 베이스 층의 적어도 일부를 식각하여 적어도 세 개 이상의 플러그 홀들을 형성하는 단계; 상기 적어도 세 개 이상의 플러그 홀들 각각에 메탈 플러그를 증착하는 단계; 적어도 세 개 이상의 메탈 플러그들 중 어느 하나의 메탈 플러그와 연결되도록 하부 배선층을 생성하는 단계; 상기 하부 배선층의 상부에 상기 복수의 구조체들 중 어느 하나의 구조체를 적층하는 단계; 상기 어느 하나의 구조체에 상기 적어도 세 개 이상의 메탈 플러그들 중 어느 하나의 메탈 플러그를 제외한 나머지 메탈 플러그들과 연결되는 연결 플러그들을 상기 일 방향으로 연장 형성하는 단계; 상기 연결 플러그들 중 어느 하나의 연결 플러그와 연결되도록 적어도 하나의 중간 배선층을 생성하는 단계; 상기 적어도 하나의 중간 배선층의 상부에 상기 복수의 구조체들 중 상기 어느 하나의 구조체를 제외한 나머지 하나의 구조체를 적층하는 단계; 상기 나머지 하나의 구조체에 상기 나머지 메탈 플러그들 중 상기 적어도 하나의 중간 배선층과 연결된 메탈 플러그를 제외한 메탈 플러그와 연결되는 연결 플러그를 상기 일 방향으로 연장 형성하는 단계; 및 상기 연결 플러그와 연결되도록 상부 배선층을 생성하는 단계를 포함하고, 상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 연장 형성되는 길이가 서로 다르도록 역계단 형상을 갖는, 3차원 플래시 메모리 소자의 제조 방법
|
16 |
16
제15항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층의 순서로 각각 연장 형성되는 길이가 짧아지는, 3차원 플래시 메모리 소자의 제조 방법
|
17 |
17
제15항에 있어서,상기 상부 배선층, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층은, 상기 역계단 형상으로 생성됨으로써, 상기 기판 상 동일 선상에 형성된 상기 메탈 플러그들에 각각 연결되는, 3차원 플래시 메모리 소자의 제조 방법
|
18 |
18
제15항에 있어서,상기 적어도 하나의 중간 배선층을 생성하는 단계는, 상기 적어도 하나의 중간 배선층 내에 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층과 상기 적어도 하나의 중간 배선층의 상부에 위치하는 상기 나머지 하나의 구조체에 포함되는 채널층을 서로 연결시켜주는 적어도 하나의 연결부를 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|
19 |
19
제18항에 있어서,상기 적어도 하나의 연결부를 형성하는 단계는, 상기 적어도 하나의 중간 배선층 중 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층과 접촉되는 영역을 식각하는 단계; 및 상기 식각된 영역에 N-층 및 상기 N-층을 둘러싼 채 상기 적어도 하나의 중간 배선층과 접촉되는 N+층을 포함하는 상기 적어도 하나의 연결부를 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|
20 |
20
제18항에 있어서,상기 적어도 하나의 연결부를 형성하는 단계는, 상기 적어도 하나의 중간 배선층 중 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층과 접촉되는 영역을 식각하는 단계; 및 상기 식각된 영역에 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 포함하는 상기 적어도 하나의 연결부를 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|
21 |
21
제18항에 있어서,상기 적어도 하나의 연결부를 형성하는 단계는, 상기 적어도 하나의 중간 배선층 중 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층과 접촉되는 영역을 식각하는 단계; 및 상기 식각된 영역에 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N+층을 포함하는 상기 적어도 하나의 연결부를 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|
22 |
22
제18항에 있어서,상기 적어도 하나의 연결부를 형성하는 단계는, N+층이 하부에 증착된 상기 적어도 하나의 중간 배선층을 생성하는 단계; 상기 적어도 하나의 중간 배선층 중 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층에 대응하는 영역을 식각하는 단계; 및 상기 식각된 영역에 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|
23 |
23
제18항에 있어서,상기 적어도 하나의 연결부를 형성하는 단계는, N+층이 하부에 증착된 상기 적어도 하나의 중간 배선층을 생성하는 단계; 상기 적어도 하나의 중간 배선층 및 상기 N+층 각각에서 상기 적어도 하나의 중간 배선층의 하부에 위치하는 상기 어느 하나의 구조체에 포함되는 채널층에 대응하는 영역을 식각하는 단계; 및 상기 식각된 영역에 상기 N+층과 상기 적어도 하나의 중간 배선층에 의해 둘러싸인 채 접촉되는 N-층을 형성하는 단계를 포함하는 3차원 플래시 메모리 소자의 제조 방법
|