| 1 |
1
제1 주파수 신호를 입력받는 입력부;상기 제1 주파수 신호와 LO 신호를 조합하여 제2 주파수 신호를 생성하는 코어 회로부; 및전류 재사용 구조를 가지며, 상기 제2 주파수 신호를 증폭하여 출력하는 증폭 회로부를 포함하되,상기 증폭 회로부는 트랜지스터; 및상기 트랜지스터의 이득을 조절하는 이득 조절 회로부를 포함하되,상기 트랜지스터의 게이트 전극은 상기 코어 회로부와 연결되고, 소스 전극은 상기 이득 조절 회로부와 연결되되,상기 게이트 전극을 통해 입력되는 제2 주파수 신호를 상기 이득 조절 회로부의 이득에 따라 증폭하여 출력포트로 전달하는 것을 특징으로 하는 주파수 혼합기
|
| 2 |
2
삭제
|
| 3 |
3
제1 항에 있어서,상기 증폭 회로부는,상기 트랜지스터와 상기 코어 회로부 사이에 전기적으로 연결되며, 상기 코어 회로부로부터의 교류 전류를 차단하고 직류 전류만 통과시키는 전송 선로(TL)를 더 포함하는 것을 특징으로 하는 주파수 혼합기
|
| 4 |
4
제1 주파수 신호를 입력받는 입력부;상기 제1 주파수 신호와 LO 신호를 조합하여 제2 주파수 신호를 생성하는 제1 코어 회로부;상기 제1 주파수 신호와 LO 신호를 조합하여 제2 주파수 신호를 생성하는 제2 코어 회로부;상기 제1 코어 회로부로부터 입력되는 상기 제2 주파수 신호를 증폭하여 출력하는 제1 증폭 회로부; 및상기 제2 코어 회로부로부터 입력되는 상기 제2 주파수 신호를 증폭하여 출력하는 제2 증폭 회로부를 포함하되,상기 제1 증폭 회로부와 상기 제2 증폭 회로부는 전류 재사용 구조를 가지며,상기 제1 증폭 회로부 및 상기 제2 증폭 회로부는 각각,트랜지스터를 포함하며, 상기 트랜지스터의 이득을 조절하는 이득 조절 회로부와 전기적으로 연결되되, 상기 트랜지스터의 게이트 전극은 상기 코어 회로부와 연결되고, 소스 전극은 상기 이득 조절 회로부와 연결되되,상기 게이트 전극을 통해 입력되는 제2 주파수 신호를 상기 이득 조절 회로부의 이득에 따라 증폭하여 출력포트로 전달하는 것을 특징으로 하는 주파수 혼합기
|
| 5 |
5
제4 항에 있어서,상기 입력부는,상기 제1 주파수 신호를 차동으로 생성하는 마천드 발룬 회로를 포함하는 것을 특징으로 하는 주파수 혼합기
|
| 6 |
6
제4 항에 있어서,상기 제1 코어 회로부 및 상기 제2 코어 회로부는, 상기 LO 신호에 대한 차동 신호를 생성하는 마천드 발룬 회로와 전기적으로 연결되는 것을 특징으로 하는 주파수 혼합기
|
| 7 |
7
삭제
|
| 8 |
8
제4 항에 있어서,상기 제1 증폭 회로부 및 상기 제2 증폭 회로부는 각각, 상기 트랜지스터와 상기 제1 코어 회로부 또는 상기 제2 코어 회로부 사이에 전기적으로 연결되며, 상기 제1 코어 회로부 또는 상기 제2 코어 회로부로부터의 교류 전류를 차단하고 직류 전류만 통과시키는 전송 선로(TL)를 더 포함하는 것을 특징으로 하는 주파수 혼합기
|
