| 1 |
1
기판; 및전력을 입력받는 입력 port 1을 구비하는 입력 포트; port 2, port 3를 구비하는 출력 포트; port 2 및 port 4가 개방되고, 각 port 1,2,3에 연결되며, 제1 전송 선로와 제2 전송 선로가 평행하게 갭(gap)을 갖는 개방 회로 결합 선로(open-circuited coupled line)로 구성되며, 입출력 임피던스가 정합된 커플링 된 전송 선로(Z1); 및 상기 커플링 된 전송 선로(Z1)와 연결되며, Z2와 Z3부분으로 구성되며, 상기 입력 port 1로 인가된 1 power를 출력 포트 port 2, port 3로 1/2 power씩 전력을 분배하는 전력 분배부;를 포함하는 전력 분배기(PD)를 구비하며,상기 출력 포트 port 2, port 3 사이에 격리 저항(R)을 각각 더 포함하며,상기 전력 분배기는 추가적인 럼프드 소자(additional lumped elements) 없이 상기 각각의 격리 저항(R) 사이에 단지 하나의 비어 홀(via hole)만이 사용되는, 선택도 특성이 향상된 전력 분배기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 제1 전송 전로 및 상기 제2 전송 선로는 결합 마이크로스트립 선로(coupled microstrip line)를 사용하는, 선택도 특성이 향상된 전력 분배기
|
| 4 |
4
제1항에 있어서, 상기 전력 분배기(PD)는 입력 포트(port 1)와 커플링 된 전송 라인(coupled-line), 출력 포트(port 2,3)가 구비되며, 상기 결합 선로 기반 회로는 부하 임피던스 ZL과 함께 터미네이트 된 port 3을 갖는, 선택도 특성이 향상된 전력 분배기
|
| 5 |
5
제1항에 있어서, 상기 기판은 테프론 기판을 사용하는, 선택도 특성이 향상된 전력 분배기
|
| 6 |
6
제1항에 있어서, 상기 전력 분배기(PD)의 프로토타입은 Z1 = 70
|
| 7 |
7
제1항에 있어서, 상기 개방 회로 결합 선로의 임피던스 행렬(impedance matrix)을 도출하기 위해 ABCD 행렬이 사용되며, 등가 회로의 ABCD 행렬은 식(1)에 의해 얻어지며, 식(1)여기서, Z는 특성 임피던스(characteristic impedance)이며, ZE 및 ZO는 각각 개방 회로 결합 선로(open-circuited coupled line)의 짝수-모드 임피던스(even-mode impedance) 및 홀수-모드 임피던스(odd-mode impedance)를 나타내며, 두 연속 전송 라인들(series transmission lines)은 전기적인 길이(electrical length)가 θ로 표시되며, 상기 ABCD 행렬에서 어드미턴스 인버터 J는 식 (2), (3)에 의해 교체될 수 있으며, , 식(2), 식(3)식2 및 식3을 식1에 대입하고 임피던스 행렬(impedance matrix)와 ABCD 행렬 사이의 변환 관계(converting relation)를 사용하여 상기 개방 회로 결합 선로의 임피던스 행렬은 식(4)와 같이 유도되고, , 식(4)상기 개방 회로 결합 선로의 부하 임피던스 ZL과 함께 터미네이트 된 port 3을 갖는 구조에서, port 1에서 전압과 전류의 관계에 의하면, 결합 선로 기반 회로의 부하 임피던스 ZL을 바라 보는 입력 임피던스 ZIN은 다음과 같이 계산되며,, 식(5)θ = 90°로 설정되면, 결합 선로 기반 회로의 입력 임피던스 ZIN은 , 식(6)과 같이 계산되는, 선택도 특성이 향상된 전력 분배기
|
| 8 |
8
제1항에 있어서, 상기 전력 분배기의 모든 포트 임피던스(port impedances)는 입력/출력 포트 또는 코어 부분에 연결하는 결합 선로(coupled line)로부터 보여지는 등가 임피던스이고, 각각 ZIN, Z0 및 ZEQ1 , ZEQ2이며, 기존의 Gysel PD의 경우, 모든 전기적인 길이는 λ/4와 같으므로 θ1, θ2 및 θ3은 90°와 같아야 하며, 코어 부분의 전송 라인들 및 저항들의 파라미터들은 다음과 같이 얻을 수 있으며, , 식(7), 식(8), 식(9)여기서, Z1, Z2 및 Z3은 전통적인 Gysel PD의 전송 라인들의 각각의 특성 임피던스들(respective characteristic impedances)이며,코어 부분의 시뮬레이션은 ZEQ1과 ZEQ2의 등가 임피던스를 획득하도록 수행되었으며, 식(10)ZIN은 임피던스 정합(impedance matching)을 위해 과 가 동일해야 하므로 식 6 및 8을 참조하면, 임피던스 매칭된 조건은 식(11)과 같이 표현되는, 선택도 특성이 향상된 전력 분배기
|
| 9 |
9
제1항에 있어서, 상기 전력 분배기는 2
|
